REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE

MINISTERE DE L'ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE

Université 20 Août 1955- Skikda

Faculté de Technologie

Département du Génie Electrique

Réf. : D012120021D

Thèse

En vue de l'obtention du diplôme de

DOCTORAT EN SCIENCES

Spécialité : **Electronique**

Thème

Commande et contrôle des convertisseurs électroniques destinés à la conversion de l'énergie électrique.

Présentée par **GATTAL Azzeddine**

Soutenu Le : 12/10/2020 Devant Le Jury :

Président	Mr : MORDJAOUI Mourad	Pr	Université de Skikda
Rapporteur	Mr : SOUFI Youcef	Pr	Université de Tébessa
Co- Rapporteur	Mr : LACHOURI Abdrezzak	Pr	Université de Skikda
Examinateur	Mr : CHENIKER Salah	Pr	Université de Tébessa
Examinateur	Mr : LABAR Hocine	Pr	Université de Annaba
Examinateur	Mr : LASHAB Mohammed	Pr	Université d'Oum El-Bouaghi
Examinateur	Mr : MEDOUED Ammar	Pr	Université de Skikda

ملخص

في ظل التقدم والتطورات التكنولوجية التي تم تحقيقها في السنوات الأخيرة في مجال الإلكترونيات، توفر إلكترونيات القدرة اليوم الحل الأمثل لاحتياجات التحويل والتكيف وجودة الطاقة الكهربائية والتي أصبحت جد مهمة اليوم لمديري، مستعملي ومشغلي هذه الطاقة حيث أدى تكاملها أيضًا إلى زيادة موثوقية المعدات وقدرة كبيرة على التكيف ومزيد من المرونة في مواجهة التغيرات الحالية.

يندرج هذا العمل في إطار مشكلة التحكم والسيطرة على مفاتيح إلكترونيات القدرة لمحولات القدرة وخاصة **MOSFETs** حيث تبدد هذه الأخيرة الطاقة أثناء التبديل متسببة في مشاكل الجهد الزائد. لهذا، نحن مهتمون أولاً بتقليل تضييع الطاقة أثناء مرحلة التبديل باستخدام دائرة مساعدة بناءً على التأخير في صعود التيار المار من خلال الترانزستور عند غلقه (أثناء T_{off}) وتأخير ارتفاع الجهد عند فتحه (أثناء T_{on})، حيث تم التحقق من نتائج المحاكاة المتحصل عليها باستخدام أدوات ***PSpice*** و تجريبياً عن طريق الاختبارات العملية التي تهدف إلى ضمان التشغيل السليم في ظل الظروف الثابتة والديناميكية المطلوبة حيث تم استخدام بطاقة متحكم للتحكم في المحول من أجل إدارة ***dv/dt*** للتقليل من عابر الرنين التي تحدث أثناء الحظر مع إدراج و تنفيذ خوارزمية تحكم في الوقت الحقيقي لتصميم جهاز للتحكم في المحولات الثابتة و ذلك للاستجابة لمتطلبات المشكلة المستهدفة سابقًا لضمان الحفاظ على الأداء الديناميكي للمحول عند تعرضه لاضطرابات مختلفة.

الكلمات المفتاحية: حول DC-DC ، دائرة SAS ، MOSFET، خسارة لطاقة اثناء التبديل ، بيئة OrCAD, Pspice,

Abstract

Following to the recent progress and technological developments in the field of power electronics. Power electronics provides an optimal solution to the needs of conversion, transformation, adaptation and the quality of electrical energy which are nowadays becoming a major issue for managers and operators of this energy. Its integration has also led to increase reliability, adaptability and more flexibility of the equipment against actual changes.

This work deals with the power electronics switches control, particularly the **MOSFET**s that dissipate power during the switching phase by overvoltage occurred during blockage state. For this purpose, we are interested firstly to the **MOSFET** power losses minimization in switching mode by using a switching assistance circuit. The proposed solution is based on the delay of the rise current passing through the transistor during T_{on} and the rise of the voltage delay across the transistor during T_{off}. The obtained simulation results using ***OrCAD PSpice*** have been validated experimentally by practical tests aimed at ensuring proper operation under required static and dynamic conditions.

A microcontroller card has been used to control the converter switches to manage and minimize the ***dv/dt*** of the transients resonant during the blocking phase. The implementation of a real-time control algorithm has been proposed and validated in order to improve the dynamic performances of the considered converter when it is subjected to various disturbances.

Keywords: DC/DC Boost converter, switching loss, 'SAC' circuit, OrCAD Pspice, MOSFET

Résumé

Suite aux progrès et aux développements technologiques réalisés ces dernières années dans le domaine d'électronique. L'électronique de puissance offre aujourd'hui une solution optimale aux besoins de conversion, de transformation, d'adaptation et de la qualité de l'énergie électrique qui deviennent de nos jours, des enjeux importants pour les gestionnaires et les exploitants de cette dernière. Son intégration a également conduit à une fiabilité accrue, grande adaptabilité et plus de flexibilité des équipements face aux changements actuels.

Ce travail traite le problème de la commande et du control des interrupteurs des convertisseurs d'électronique de puissance où ces derniers, et en particulier les **MOSFET**s, dissipent de la puissance lors de la commutation en provoquant des problèmes de surtension au blocage. Pour cela, nous nous intéressons dans un premier temps à la minimisation de pertes de puissance en commutation des **MOSFET**s en utilisant un circuit d'aide à la commutation basé sur le retard de la montée du courant traversant le transistor à l'ouverture (pendant T_{on}) et de retarder la montée de la tension aux bornes du transistor à la fermeture (pendant T_{Off}). Les résultats de simulations obtenues en utilisant l'outil ***OrCAD PSpice*** ont été vérifié expérimentalement par des tests pratiques visant à assurer le bon fonctionnement dans les conditions statiques et dynamiques.

Une carte à microcontrôleur a été utilisée pour commander le convertisseur afin de gérer le ***dv/dt*** pour minimiser les transitoires résonants qui surviennent durant la phase de blocage. L'introduction et l'implémentation d'un algorithme de commande en temps réel conçu pour la commande du convertisseur pour améliorer les performances dynamiques du convertisseur lorsqu'il est soumis aux diverses perturbations.

Mots clés : convertisseur DC/DC élévateur, pertes en commutation, circuit 'CALC', OrCAD PSpice, MOSFET

Table des matières

Introduction générale **2**

1 CHAPITRE 1 : MODELE DU TRANSISTOR MOSFET DE PUISSANCE 8

1.1 Introduction. **9**

1.2 Transistor MOS de puissance **9**

1.2.1 Structure du MOSFET 9

1.2.2 Schéma électrique équivalent du MOSFET. 11

1.2.3 Capacités parasites du MOSFET 12

1.3 Comportement statique des transistors MOSFET **14**

1.3.1 Tension de seuil V_{GSth} du transistor MOSFET 14

1.3.2 Courant drain source ID du MOSFET de puissance. 15

1.3.3 Les courants de fuite du MOSFET 16

1.3.3.1 Courant de fuite de Grille I_{GSS} 16

1.3.3.2 Courant de fuite de Drain I_{DSS} 16

1.3.4 Résistance Drain – Source à l'état passant R_{DSon} du MOSFET 17

1.4 Effet de la température sur les paramètres électriques du MOSFET **20**

1.4.1 Tension de seuil V_{GSth} 20

1.4.2 Resistance Drain-source R_{DSon} 20

1.5 Modèle du MOSFET. **21**

1.5.1 Circuit équivalent du MOSFET 21

1.5.2 MOSFET en commutation. 22

1.5.2.1 Fermeture du MOSFET 22

1.5.2.2 Ouverture du MOSFET 24

1.5.3 Modèle du MOSFET basé sur les datasheets 25

1.5.4 Macro-modèle du MOSFET 26

1.6 Conclusion. **28**

2 CHAPITRE 2 : CONTROLE ET MODELISATION DES PERTES DE PUISSANCE DES MOSFETS 29

2.1 Introduction **30**

2.2 Modèle des pertes d'une cellule de commutation **31**

2.2.1 Pertes durant la saturation d'une cellule de commutation 32

2.2.2 Pertes durant le temps de montée en courant d'une cellule de commutation 33

2.2.3 Pertes durant le temps recouvrement d'une cellule de commutation 33

2.2.4 Pertes durant le temps descente d'une cellule de commutation 33

2.2.5 Pertes à l'ouverture du MOSFET 34

2.3 Régime de commutation **35**

2.3.1 Gestion de la commutation du MOSFET 36

2.3.2 Gestion de la commutation par la commande 38

2.3.3 Modélisation des convertisseurs de puissance 38

2.3.3.1 Modélisation par espace d'état moyen 38

2.4 Modes commande **40**

2.4.1 Mode tension 40

2.4.2 Mode courant 41

2.5 Commande Par hystérésis **41**

2.6 Commande proposée (Dichotomie) **42**

2.7 Conclusion 44

3 CHAPITRE 3 : MODELISATION DU CONVERTISSEUR ELEVATEUR DC-DC 45

3.1 Introduction 46

3.2 Les convertisseurs de puissance DC-DC 46

3.2.1 Topologies de convertisseurs DC-DC 46

3.2.2 Principe de fonctionnement d'un convertisseur DC-DC 47

3.3 Convertisseur DC-DC élévateur 48

3.3.1 Principe 48

3.3.2 Structure 48

3.3.3 Caractéristiques des interrupteurs 49

3.3.4 Récapitulatif 51

3.4 Relations fondamentales 52

3.4.1 Valeur moyenne de la tension de sortie 55

3.4.2 Ondulation de la tension de sortie 56

3.4.3 Courant en sortie *Iso* 58

3.4.4 Ondulation du courant d'entrée 59

3.5 Modes de conduction 60

3.6 Caractéristiques de sortie 62

3.7 Conclusion 64

4 CHAPITRE 4 : MINIMISATION DE PERTE D'ENERGIE D'UN CONVERTISSEUR ELEVATEUR DC-DC 65

4.1 Introduction 66

4.2 Problématique 66

4.2.1 Choix du logiciel de simulation 66

4.2.2 L'outil PSpice 67

4.3 Simulation d'un convertisseur 'Boost' basique 68

4.3.1 Mesure des pertes de puissance 69

4.3.2 Mesure des pertes à la saturation du transistor 72

4.3.3 Influence de la résistance Rg sur la perte d'énergie 74

4.4 Adaptation du convertisseur à la commande TTL 76

4.5 Minimisation des pertes en commutation 79

4.5.1 Minimisation des pertes à la saturation 79

4.5.2 Minimisation des pertes d'énergie au blocage 82

4.6 Effet du CALC sur la perte d'énergie en commutation 84

4.6.1 Commutation a la fermeture 85

4.6.2 Commutation a l'ouverture : 86

4.7 Conclusion 87

5 CHAPITRE 5 : REALISATION ET COMMANDE D'UN CONVERTISSEUR ELEVATEUR DC-DC 88

5.1 Introduction 89

5.2 Schéma global du montage 89

5.2.1 Carte de commande 90

5.2.2 Commande et contrôle 90
5.2.3 Dimensionnement des prototypes 91
5.3 Réalisation des prototypes 92
5.4 Stratégie de contrôle 93
5.4.1 Commande par Mode glissant 95
5.4.2 Commande Par hystérésis 95
5.4.3 Commande Dichotomie 97
5.5 Mesure de pertes 98
5.5.1 Mesure de perte globale 98
5.5.2 Mesure de pertes en Commutation 99
5.5.3 Rendement des prototypes 101
5.6 Conclusion : 103
6 CONCLUSION GENERALE 105
6.1 Conclusion générale 106
7 ANNEXE 122

Listes des Figures

Figure 1.1: Structure du transistor MOS 10
Figure 1.2: Coupe du MOSFET 11
Figure 1 3: Circuit équivalent du MOSFET 11
Figure 1.4: Représentation capacitive du **MOSFET**. 13
Figure 1.5: Capacités parasites du **MOSFET** (IRFP640 données du constructeur). 13
Figure 1.6: Caractéristiques de transfert du **MOSFET** 15
Figure 1.7: Courant ID en fonction de la tension V_{GS} du **MOSFET** 16
Figure 1.8: $\mathbf{R_{DSon}}$ en fonction de la tension V_{GS} du **MOSFET**. 17
Figure 1.9: Composantes de la $\mathbf{R_{DSon}}$ dans un **MOSFET**. 17
Figure 1.10: Constitution de $\mathbf{R_{DSon}}$ en fonction des différentes résistances du **MOSFET**. 19
Figure 1.11: Schéma électrique équivalent du **MOSFET** 21
Figure 1.12: Schéma électrique équivalent du **MOSFET** dans la zone active 21
Figure 1.13: Phases de la commutation à la fermeture du **MOSFET**. 22
Figure 1.14: Commutation à la fermeture. 23
Figure 1.15: Phases de la commutation à l'ouverture du **MOSFET**. 24
Figure 1.16: Commutation à l'ouverture. 25
Figure 1.17: Courants aux limites de la zone centrale d'une diode **PIN** 26
Figure 1.18: Fonctionnement de la diode lors de fermeture du **MOSFET** 27
Figure 1.19: Fonctionnement de la diode lors de l'ouverture du **MOSFET**. 28

Figure 2.1: Cellule de commutation d'un convertisseur parallèle 31
Figure 2.2: Forme d'ondes simplifiées dans le **MOSFET** et la diode **PIN** 32
Figure 2.3: Gammes de puissance d'utilisation des composants en fonction de la fréquence 36
Figure 2 4: **MOSFET** assiste à la saturation et au blocage 37
Figure 2.5: Convertisseur DC-DC **Boost** 38
Figure 2.6: Schéma d'une régulation Mode Tension 41
Figure 2.7: Schéma d'une régulation Mode Courant 41
Figure 2.8: Résolution d'une équation ***f(x)*=0** 42
Figure 2.9: Transformation de la résolution d'une équation ***f(x)=Cte*** 43

Figure 3.1: Convertisseur DC-DC **Buck,** 47
Figure 3.2: Convertisseur DC-DC **Boost** 47
Figure 3.3: Convertisseur DC-DC **Buck-Boost** 47
Figure 3.4: Convertisseur **Boost** 48
Figure 3.5: Structure de convertisseur DC-DC élévateur 48
Figure 3.6: Grandeurs électriques caractéristiques du **Boost** 49
Figure 3.7: Caractéristiques statiques de l'interrupteur **K2** 50
Figure 3.8: Caractéristiques statiques de l'interrupteur **K1** 51
Figure 3.9: Hacheur élévateur courant-tension 52
Figure 3.10: Hacheur élévateur tension-tension 52
Figure 3.11: Grandeurs caractéristiques (Tensions) 53
Figure 3.12: Grandeurs caractéristiques Courants 54
Figure 3.13: Tension $\mathbf{V_L}$ aux bornes de l'inductance **L** 56
Figure 3.14: Ondulation de la tension de sortie 57
Figure 3.15: Courant en sortie du convertisseur 58

Figure 3.16: Ondulation de courant dans l'inductance **L** 59
Figure 3.17: Conduction discontinue 61
Figure 3.18: Caractéristiques de sortie du convertisseur **Boost** 63

Figure 4.1: Convertisseur de base DC-DC BOOST 69
Figure 4.2: Forme d'ondes de la tension $\mathbf{V_{DS}}$ du **MOSFET** 70
Figure 4.3: Forme d'ondes du courant **ID** du **MOSFET** 71
Figure 4.4: Forme d'ondes de l'energie dissipee par le **MOSFET** 71
Figure 4.5: Forme d'ondes : $\mathbf{V_{DS}}$, **ID** & **Eon** du **MOSFET** a la fermeture 72
Figure 4.6: Forme d'ondes : $\mathbf{V_{DS}}$, **ID** & **Eoff** du **MOSFET** a l'ouverture 73
Figure 4.7: Forme d'ondes : $\mathbf{V_{DS}}$**, ID** & **Eon** du **MOSFET** pour quelque valeur de **Rg** pendant la fermeture 74
Figure 4.8: Forme d'ondes : $\mathbf{V_{DS}}$, **ID** &**Eoff** du **MOSFET** pour quelque valeur de **Rg** pendant l'ouverture 75
Figure 4.9: Adaptation de la cellule de conversion à la commande logique TTL 76
Figure 4.10: Forme d'ondes : $\mathbf{V_{DS}}$**, ID & Eoff** basique commande direct et au travers un montage Push-Pull à l'ouverture 77
Figure 4.11: Forme d'ondes : $\mathbf{V_{DS}}$, **ID** & **Eon** basique commande directe et au travers un montage Push-Pull à la fermeture 78
Figure 4.12: Cellule de conversion DC-DC assistée a la fermeture 80
Figure 4.13: Forme d'ondes d'une cellule de conversion DC-DC assistée a la fermeture 81
Figure 4.14: Cellule de conversion DC-DC assistée à l'ouverture 82
Figure 4 15: Forme d'ondes d'une cellule de conversion DC-DC assistée a l'ouverture 83
Figure 4.16: Cellule de conversion DC-DC assistée à l'ouverture et à la fermeture 84
Figure 4.17: Forme d'ondes $\mathbf{V_{DS}}$, **ID** & **Eon** des convertisseurs de base et assisté pendant la fermeture 85
Figure 4.18: Forme d'ondes $\mathbf{V_{DS}}$, **ID** & **Eoff** des convertisseurs de base et assisté pendant l'ouverture 86

Figure 5.1: Schème synoptique de la chaine de mesure du convertisseur **Boost** 89
Figure 5.2: Carte de commande du convertisseur **Boost** 90
Figure 5.3: Schéma de convertisseur **Boost** assisté 91
Figure 5.4: **PCB** de convertisseur **Boost** basique 92
Figure 5.5: **PCB** de convertisseur **Boost** assisté 93
Figure 5.6: Tensions de sortie des convertisseurs en fonction du rapport cyclique 94
Figure 5.7: Représentation de la tensions de sortie $\mathbf{V_S}$ et la consigne $\mathbf{V_{ref}}$ 96
Figure 5.8: Résolution de l'équation $\mathbf{V_S - V_{ref} = 0}$ 97
Figure 5.9: Perte d'énergie des prototypes en fonction de la fréquence 99
Figure 5.10: Perte d'énergie des **MOSFET** des prototypes en fonction de la fréquence 100
Figure 5.11: Rendement des prototypes en fonction de la fréquence 101
Figure 5.12: Energie dissipée par les **MOSFET**s en fonction des rapports cyclique 102
Figure 5.13: Signaux de sortie ($\mathbf{V_{DS}}$, **ID**) de prototype assisté 103

Listes des Tableaux

Tableau 4.1: Paramètres de simulation relatif au schéma de la Figure 4.1 70
Tableau 4.2: Paramètres de simulation relatif aux Figures 4.7 et 4.8 75
Tableau 4.3: Paramètres de simulation relatif à la Figure 4.10 81
Tableau 4.4: Paramètres de simulation relatif au schéma de la Figure 4.14 83
Tableau 4.5: Paramètres de simulation relatif au schéma de la Figure 4.14 84

Tableau 5.1: Paramètres de mesure relatif au schéma de la Figure 5.6 94
Tableau 5.2: Valeurs mesurées des puissances totales dissipées par les prototypes 99
Tableau 5.3: Valeurs mesurées des puissances dissipées par les **MOSFET**s 100
Tableau 5.4: Valeurs mesurées des rendements 102
Tableau 5.5: Valeurs mesurées des puissances dissipées en fonction **α** 102

Listes des symboles et abréviations

α	Rapport cyclique
CALC	Circuit d'aide à la commutation
CCM	Continuous Conduction Mode
Cd	Capacité de la diode [F]
C_{DG}	Capacité Grille Drain [F]
C_{DS}	Capacité Drain Source [F]
CEM	Compatibilité Electromagnétique
C_{GD}	Capacité Grille Drain [F]
Cgn^-	Capacité grille-substrat n^- [F]
Cgn+	Capacité grille-substrat n^+ [F]
C_{gs}	Capacité grille source [F]
C_{iss}	Capacité d'entrée Grille Source [F]
C_{oss}	Capacité de sortie Drain Source [F]
C_{ox}	Capacite de l'oxyde de grille [F]
C_{rss}	Capacité Grille Drain [F]
DC	Direct Curent
DCM	Discontinuous Conduction Mode
e_{sub}	Epaisseur de la resistance substa [m]
F	Fréquence de découpage [Hz]
GTO	Gate Turn-Off Thyristor
I_{ch}	Courant de charge [A]
ID, I_D	Courant du Drain [A]
I_{DSS}	Courant de fuite Drain Source [A]
IGBT	Insulated Gate Bipolar Transistor
I_{GSS}	Courant de fuite Grille Source [A]
Irrm	Reverse Recovery Current [A]
I_{RM}	Amplitude du courant de recouvrement de la diode [A]
I_S	Courant de sortie [A]
<I_S>	Valeur moyenne de *ls* [A]
K	Constante de Boltzmann [1.38 $10^{-23}JK^{-1}$]
kT	Énergie d'agitation thermique
Lp	Inductance parasite [H]
MOS	Metal Oxyde Semiconductor
MOSFET	Metal Oxide Semiconducteur Field Effect Transistor
MLI	Modulation de Largeur d'Impulsion
N^-	Couche dopée N-
N^+	Couche dopée N^+
N_A	Représente les charges fixes dans l'oxyde et a l'interface oxyde/silicium
n_i	Concentration intrinsèque de porteurs [cm^{-3}]
NMOS	N-Metal-Oxide-Semiconductor

OrCAD	Logiciel de CAO électronique
OrCAD Optimizer	Module d'optimisation
OrCAD-Pspice	Module de simulation mixte analogique/numérique
P(x,t)	Distribution instantanée des porteurs (trous ou électrons)
PAA	PSpice Advanced Analysis
$P_{Blocage}$	Puissance dissipée par le MOSFET pendant la phase de blocage [W]
PCB	Print Board Circuit
Pcom	Pertes par commutation dans le MOS [W]
P_{cond}	Perte du MOSFET pendant la phase de conduction [W]
P_{D_cond}	Perte de la diode pendant la phase de conduction [W]
P_{D_off}	Perte de la diode pendant la phase de blocage [W]
PIN	Positive Intrinsic Negative diode
P_{Miller}	Les pertes pendant les deux plateaux Miller [W]
P_{miller_on}	Pertes Miller pendant la conduction [W]
PMOS	P-Metal-Oxide-Semiconductor
P_{MOSFET}	Pertes dans une cellule MOS diode [W]
PN^-	Jonction PN
P_{off}	Pertes pendant l'ouverture sont [W]
P_{on}	Perte du MOSFET pendant la conduction [W]
Pon	Pertes pendant la fermeture [W]
Pspice	Simulation Program with Integrated Circuit Emphasis
P_{Total}	Perte total [W]
Pu	Puissance utile [W]
PWM	Pulse Width Modulation
q	Charge d'électron [$-1{,}602 \times 10^{-19}$ C]
RA	Résistance globale (Drian-Source) [Ω]
R_{Ch}	Résistance du canal N pour de faibles valeurs de tension V_{BR}(DSS) [Ω]
RD	Résistance globale R_{DSON} pour de fortes valeurs de la tension VBR(DSS) [Ω]
R_{DSoff}	Représente Drain source a l'état de blocage [Ω]
R_{DSon}	Résistance drain source du MOSFET [Ω]
Rg	Résistance de Grille [Ω]
RJ	Résistance de la région N- située entre les zones de diffusion P [Ω]
RS	Résistance de substrat pour de fortes valeurs de la tension VBR(DSS) [Ω]
R_{sub}	Résistance du substrat [Ω]
SPICE	Simulation Program with Integrated Circuit Emphasis
T	Période de decoupage [s]
T	Temperature [°C]
td_{off}	Délai d'ouverture [s]
t_{Miller_off}	Temps de montée en tension [s]
T_{off}	Temps de fermeture [s]
T_{on}	Temps d'ouverture [s]
T_{RM}	Temps de recouvrement [s]
V_{BR}(DSS)	Drain-source breakdown voltage [V]

$\mathbf{V_{com}}$	Tension de commande négative [s]
VDMOS	Vertically diffused MOSFET
$\mathbf{V_{DSon}}$	Tension Drain source pendant la conduction [V]
$\mathbf{V_{FB}}$	Tension de bandes plates du MOS [V]
$\mathbf{V_{GS}}$	Tension Grille Source [V]
$\mathbf{V_{GSth}}$	Tension de seuille Grille Source [V]
$\boldsymbol{\varepsilon_{si}}$	Permittivité du silicium [$F.m^{-1}$]
$\boldsymbol{\rho_r}$	Résistivité [Ω^{-1}]
$\boldsymbol{\Upsilon}$	Potentiel de réduction de mobilité [V]
$\boldsymbol{\varphi_F}$	Potentiel de Fermi [V]
$\boldsymbol{\varphi_{ms}}$	Le potentiel de sortie métal/semiconducteur [V]

INTRODUCTION GENERALE

Introduction générale

Le développement des énergies issues de sources renouvelables et l'accroissement de la consommation de l'énergie électrique nécessitent de nouvelle solutions pour maintenir les niveaux de service, la qualité de la tension et la disponibilité des réseaux électriques, selon les normes requises à l'international. Aujourd'hui, la majorité des énergies électrique produites est convertie grâce à l'utilisation de l'électronique de puissance. Cette énergie est devenue malléable avec un très faible taux de pertes, du fait qu'un interrupteur parfait fermé (résistance nulle, tension aux bornes nulle) ou ouvert (résistance infinie, courant traversant nul) ne dissipe aucune énergie [1].

En pratique, on doit s'attendre à des pertes de l'ordre de 10 % dues à l'imperfection des composants d'électronique de puissance [2]. Ces pertes raisonnables justifient l'emploi de ce type de composant dans les systèmes à puissance élevée. Progressivement, l'électronique de puissance s'est imposée dans tous les domaines où les pertes doivent rester faibles pour limiter les pertes joule, comme dans les Smartphones, où le rendement doit être élevé pour préserver la source d'énergie (batterie). Au cours des années, la taille, le poids et le coût des convertisseurs n'ont fait que diminuer, en grande partie grâce aux progrès dans la technologie de fabrication des semi-conducteurs de puissance notamment les **MOSFET**s.

Avec le nombre graduel de charges électroniques, une carte mère d'un ordinateur portable contient un grand nombre de convertisseurs statique, assurant la liaison entre l'alimentation principale et les différentes parties qui doivent respecter les normes de qualité. Cette exigence représente de nouveaux défis pour l'électronique de puissance en termes de fiabilité, sûreté, rendement, réduction de masse et coût [3]. Une solution pour la réduction de la masse serait de préférer les convertisseurs statiques DC-DC à rendement élevé.

Dans le processus de conception et d'optimisation d'un convertisseur statique, il est impératif de répondre à ces questions :

- ✓ Quelle est la topologie de conversion qu'on doit utiliser ?
- ✓ Quelle est la nature de semiconducteurs à utiliser ?
- ✓ Jusqu'où peut-on augmenter la fréquence de découpage pour réduire l'encombrement du convertisseur, sans compromettre la CEM ?

La réponse à ces questions produira une conception optimale des convertisseurs statiques. Plusieurs études tentent de répondre à ces questions, certaines proposent des topologies pour réduire le coût [4], [5] et d'autres introduisent des modèles de coût des composants avec l'intégration de dimensionnement, poids et volume, dans les critères

de perfectionnement [6] et avec des règles d'optimisation pour étudier l'influence des dissipateurs thermiques sur le dimensionnement du convertisseur [7]. Cependant, certains d'autres proposent des techniques de dimensionnement qui modélise les composants par des équations analytiques en prenant en compte leurs volumes [8]-[11]. Une propriété importante que nous devons satisfaire durant la phase de conception, est la variabilité de la puissance qui doit être fournie par le convertisseur, en fonction de la demande de sa charge. En revanche la satisfaction d'un seul critère d'optimisation (variabilité de la puissance fournie par le convertisseur) pour la conception d'un convertisseur, reste insuffisante. De nombreux travaux ont été menés au niveau du choix des composants (MOSFET, DIODE, etc.), ensuite au niveau de l'architecture du convertisseur lui-même [12]-[15].

En effet, La contrainte inhérente à la robustesse a amené les chercheures à développer des méthodes de commande pour remporter de meilleures performances [16]-[28]. De plus, la variabilité des sources d'énergies primaires et des domaines d'applications a conduit au développement de convertisseurs de puissance de plus en plus spécifiques. Enfin, les convertisseurs doivent honorer les contraintes imposées par le respect de l'environnement, tant au niveau de la non pollution électromagnétique que de l'éco-durabilité des matériaux utilisés [29], [30].

Pour conserver la compacité de puissance la plus élevée avec un coût acceptable est un vrai dilemme qui doit être résolus en prenant en compte de multiple contraintes opposées [31], [32]. La prise en compte de ces contraintes peut être faite par plusieurs méthodes. Une approche directe consiste à concevoir et réaliser des prototypes et ensuite avec différents essais, on améliore les produits. La situation où la simulation remplace la réalisation de prototypes ou l'implémentation des composants sur des plaques d'essais, présente un avantage majeur, en termes d'économie et gain de temps. Cependant, beaucoup de paramètres de convertisseur doivent être ajustés par le concepteur. Le choix de ces ajustements repose fortement sur l'expérience du concepteur [33]. La conception d'un convertisseur de puissance passe par la spécification de ce dernier, du point de vu électrique, thermique et magnétique [34]. Quand la conception est assistée par ordinateur, les méthodes de simulation et les modèles correspondants pour ces trois domaines doivent être pris en charge par le simulateur utilisé [35].

Les progrès réalisés au niveau de la modélisation des composants de l'électronique de puissance, ont permis le développement des simulateurs performants utilisés pour l'étude et la conception des circuits électroniques [36]-[38]. Les techniques modernes d'optimisation, qu'elles soient déterministes ou aléatoires, recherchent le point optimal en calculant une

fonction objective à plusieurs reprises. Par conséquent, pour un calcul dimensionnel en électronique de puissance, la modélisation se résume généralement à un ensemble d'équations mathématiques, différentielles ou intégrales, qui peuvent être résolues par calcul intensif où des modèles complexes sont utilisés [14]-[17]. Les critères de choix des modèles peuvent être basés sur la nature des variables de conception ou la précision des modèles. Sous la désignation « pertes », on entend les problèmes énergétiques qui affectent, de façon plus ou moins formulée, le rendement de la conversion de puissance, quel que soit le convertisseur. Ces pertes, intrinsèques à chaque composant de puissance, caractérisent l'aptitude d'un composant à dissiper l'énergie sous forme de perte joule [18]-[20]. Ces pertes, produites par les semi-conducteurs, additionnées aux pertes produites par les autres composants, définissent le rendement du convertisseur [21], [22].

Le calcul des pertes dans un semi-conducteur doit être effectué en fonction du type d'interrupteur et du circuit dans lequel il est implanté. En électronique de puissance, les transistors à grille isolée comme les transistors (**IGBT**) et les transistors à effet de champ (**MOSFET**) sont utilisés comme interrupteurs de base, tandis que les diodes sont principalement utilisées pour assurer la roue libre, fournissant ainsi un chemin de retour pour le courant des inductances [23]. Les pertes dans les interrupteurs semi-conducteurs représentent une partie considérable des pertes totales d'un convertisseur statique [24]-[26].

La nature complexe des matériaux semi-conducteurs et le nombre important de paramètres rend la modélisation des pertes d'énergie au niveau de ces composants complexe. La plupart des concepteurs préfèrent de choisir une démarche qui consiste à utiliser une base de données, et donc calculer les pertes à partir des informations fournies par les constructeurs "**datasheet**". Dans [22]-[34], au moins une partie des pertes dans les semi-conducteurs est calculée à partir des valeurs fournies par les "**datasheet**" ensuite une adaptation est faite en fonction du domaine d'application.

Les pertes par conduction dans les transistors sont généralement calculées en utilisant la résistance équivalente de l'état de saturation du transistor [12],[13], [20]-[22], [27], [30]-[49]. Cette résistance notée $\boldsymbol{R_{DSon}}$ est donnée par les fabricants de transistors. La multiplication de cette résistance par le carré du courant nous donne les pertes de conduction [18], [50], [51]. D'autres travaux tentent de calculer ($\boldsymbol{R_{DSon}}$) avec des estimations, basées soit sur certaines caractéristiques au niveau du composant ou sur des caractéristiques opérationnelles du transistor. Ainsi, $\boldsymbol{R_{DSon}}$ est obtenue à partir de la fiche technique et ensuite ajustée avec l'évolution de la température de jonction [26]. Dans [33], $\boldsymbol{R_{DSon}}$ est mise à l'échelle avec une tension maximale de blocage. Dans [20], $\boldsymbol{R_{DSon}}$ est calculée à partir de la surface de la puce

du transistor. Dans [43]-[47], $\mathbf{R_{DSon}}$ est calculée à partir de la largeur du transistor, et dans [48] R_{DSon} est calculée à partir de la largeur du transistor en fonction de la tension appliquée sur sa grille. Dans [28], [29], $\mathbf{R_{DSon}}$ est calculée en fonction de la température de jonction et du courant de charge sur la base des valeurs extraites des ***datasheets***.

Dans les convertisseurs à commutation forcée, les pertes d'énergie sont calculées en utilisant soit un schéma équivalent, [20], [35], [39], [41], [43], [47], [48], [52] soit le temps de montée et le temps de descente de la tension et du courant du transistor [21], [31], [33], [36]-[38], [42]. Dans d'autres références, l'énergie dissipée pendant la mise au blocage et la mise en conduction est directement utilisée pour calculer les pertes dues aux commutations [29], [30], [32]. Dans certains articles [35], [39], [41], les capacités parasites équivalentes sont déduites uniquement à partir des ***datasheets***. Tandis que dans d'autres, elles sont calculées ou mesurées en utilisant les caractéristiques géométriques du composant semi-conducteur [53]. Dans les convertisseurs à commutation douce, le calcul des pertes en commutation ne peut pas être effectué en utilisant les méthodes mentionnées ci-dessus. Par conséquent l'analyse détaillée de ces pertes est basée sur des équations empiriques, déduites et ajustées aux résultats expérimentaux [21]-[28].

Le choix d'une méthode de calcul des pertes en conduction et en commutation d'un transistor dépend du choix des variables qui devront être optimisées. Ainsi les relations entre ces variables donnent des équations non-linéaires et une mise à l'échelle n'est ni simple, ni précise [17]. Un modèle de pertes totales est utilisé dans [53]-[55], qui est basé sur le modèle présenté dans [56]-[61]. Ce modèle utilise la simulation pour l'estimation des pertes en se basant sur des caractéristiques physiques de ce modèle qui permet de calculer à la fois les pertes par conduction et en commutation. Pour les pertes en commutation, l'approche habituelle est de trouver l'énergie due aux commutations, le temps de montée, le courant et la tension [34]-[45] lors des phases dynamiques. Cependant, lors des phases transitoires de mise au blocage et de mise en conduction, les phénomènes sont décrits par des équations non linéaires [62],[63]. Une interpolation linéaire est utilisée dans [64]-[69] pour trouver l'énergie dissipée durant la mise en conduction et au blocage, en tenant compte de l'effet de la résistance de grille notée Rg [70]-[78].

L'électronique de puissance moderne doit relever de nouveaux défis. En effet, les concepteurs de convertisseurs statiques doivent actuellement augmenter les performances techniques, ce qui passe par la conception de nouveaux produits, tout en diminuant les coûts et les délais. La solution à ces nouvelles attentes est certainement le recours à la simulation, en remplacement des procédures d'essai basées sur les prototypes. Il semble évident qu'une

simulation est plus rapide pour approuver ou non une structure proposée. La simulation dont on parlera ici est donc bien loin des outils classiques existant depuis de nombreuses années, permettant de reproduire des formes d'ondes globales de convertisseurs statiques, pour en valider le principe de fonctionnement ou, le cas échéant, les stratégies de commande. Il s'agit ici de fournir des outils permettant de dimensionner un convertisseur statique réel, au niveau des formes d'ondes instantanées afin de pouvoir considérer des aspects tels que les surtensions, la réduction des émissions électromagnétiques, ou bien déterminer les pertes en commutation. Dans ce contexte, plusieurs logiciels ont été développé, mais ils ne sont capables que d'exécuter uniquement l'analyse, laissant la synthèse entièrement au concepteur. Le plus célèbre de ces logiciels est celui de Berkeley ***SPICE*** [79] capable d'effectuer des simulations électriques.

La version commerciale de SPICE contient un outil rudimentaire de synthèse qui s'appelle ***OrCAD Optimizer***. Cependant, l'outil utilise uniquement un nombre limité de variables et emploie une méthode d'optimisation particulière basée sur un calcul de tangente. Le logiciel ***OrCAD-Pspice*** ne peut donc pas manipuler des variables d'espace discrètes. Ainsi la conception magnétique et le modèle thermique ne peuvent être simulés par ***OrCAD-Pspice***. De plus, les outils de simulation existants ne font pas le lien entre la géométrie des circuits imprimés «***PCB***» et le circuit électrique, laissant seulement la modélisation du convertisseur comme un ensemble de composants chauffés avec une dissipation de puissance connue en appliquant la méthode des éléments-finis à l'analyse de la structure [67]-[70]. Toutefois, les auteurs de [71] ne rapportent pas l'exactitude du modèle thermique par défaut du transistor **MOSFET**. Ainsi, le problème qui se pose avec acuité aux techniciens d'aujourd'hui réside dans la recherche du modèle le plus approprié qui doit répondre aux impératifs suivants:

- ✓ Rapidité de réponse ;
- ✓ Exclusion du travail en fréquentiel et adoption du temporel ;
- ✓ Possibilité de s'affranchir d'expérimentations souvent difficiles et coûteuses.

D'après les industriels, 60% des causes de défaillances des convertisseurs sont dues au cycle thermique [75]-[78]. Les autres causes peuvent être provoquées soit par une mauvaise régulation, soit par de grands gradients de tension (***dv/dt***) ou de grands gradients de courant (***di/dt***) que le composant ne peut supporter. Des contraintes physiques/mécaniques ou autres peuvent être aussi à l'origine des défaillances.

Les travaux de recherche présentés dans cette thèse visent à développer des techniques de commande et d'optimisation qui permettent d'améliorer le rendement avec un encombrement réduit et faibles émissions électromagnétiques des convertisseurs

électroniques destinés à la conversion d'énergie électrique avec la conception et la réalisation de ce dernier qui réponds aux objectifs fixés préalablement. Pour ce faire et pour l'établissement de cette étude, le contenu de cette thèse est réparti en cinq chapitres :

Le premier chapitre est dédié à la modélisation du transistor **MOSFET**, comportement statique et ses circuits équivalents et à la présentation du **MOSFET** durant la phase de commutation.

Le deuxième chapitre est réservé dans la première partie, à la présentation du modèle mathématique des pertes d'une cellule pendant la phase de blocage et de la saturation et dans la deuxième partie à la gestion de commutation et aux techniques de commande du convertisseur considéré.

Le troisième chapitre est consacré à la modélisation du convertisseur élévateur DC-DC considéré dont la première partie a été réservée à la description des différentes topologies des convertisseurs statiques ***DC-DC*** et leur principe de fonctionnement. La deuxième partie est dédiée à la mobilisation du convertisseur ***Boost***. Les différentes relations mathématiques régissant la sortie avec le rapport cyclique sont présentées à la fin de ce chapitre.

Le quatrième chapitre est dédié à l'étude et la simulation du convertisseur ***Boost*** considéré où on a présenté en détail, une technique de minimisation de pertes d'énergie des transistors **MOSFET**s suivie par la présentation des résultats de simulations obtenus ou issues de la technique choisie. Enfin, pour démontrer l'efficacité des circuits d'aide à la commutation dans la minimisation des pertes de puissance, une comparaison des résultats de simulation est effectuée.

Le dernier chapitre est consacré à la présentation des deux prototypes de convertisseurs **Boost** réalisés et développés où le premier est un convertisseur élévateur ***DC-DC Boost*** de base et le second est identique au premier avec en plus un circuit d'aide à la commutation pour minimiser les pertes d'énergie, implémenté expérimentalement et commandé en temps réel par les algorithmes de contrôle et régulation développés à base d'une carte a microcontrôleur. Ensuite, des mesures de pertes de puissance des deux prototypes ont été effectuées et comparées pour la validation du modèle et des algorithmes développés.

Nous terminons ce travail par une conclusion générale qui présente une synthèse des principaux résultats obtenues et donne des perspectives pouvant servir de base à des travaux futurs.

1 CHAPITRE 1 : MODELE DU TRANSISTOR MOSFET DE PUISSANCE

1.1 Introduction.

Dans les conditions de la vocation du comportement d'un convertisseur, ce chapitre est consacré à la modélisation du transistor ***M**etal **O**xide **S**emiconductor **F**ield **E**ffect **T**ransistor* (**MOSFET**) de puissance. L'objectif essentiel est l'élaboration d'un modèle statique du transistor de puissance utilisable par des simulateurs tels que ***PSpice*** [79] afin de prédire le comportement des « **MOSFET** » dans une cellule de commutation et plus généralement dans les convertisseurs de l'électronique de puissance de type **DC-DC**. Après une brève description de la structure du **MOSFET** de puissance, nous allons voir les dispositions technologiques dans sa fabrication puis nous rappellerons leur principe de fonctionnement ; ce qui nous permettra d'expliquer de façon relativement précise les phénomènes physiques qui se produisent au sein du **MOSFET** lors de la commutation.

1.2 Transistor MOS de puissance

Grâce aux progrès réalisés dans la physique des semiconducteurs, les transistors **MOS** (***M**etal **O**xide **S**emiconductor*) de puissance se sont imposés comme des composants de base dans l'électronique de commutation. Depuis, son utilisation dans le domaine de l'électronique de puissance, le transistor **MOS**, a fortement progressé. Ce composant présente des qualités, qui sont principalement [80] :

- ✓ Nécessite une très faible puissance de commande. Donc peut être commandé directement par les systèmes numériques sans aucune interface de puissance « ***driver*** »
- ✓ Impédance d'entrée élevée
- ✓ Vitesse de commutation élevée
- ✓ Coefficient de température négatif ce qui empêche l'emballement thermique

Son inconvénient majeur réside dans sa chute de tension relativement élevée en régime de conduction pour des courant ***ID*** élevé. Cet inconvénient est d'autant plus marqué que le dispositif est prévu pour soutenir une tension élevée à l'état bloqué. C'est pourquoi de nombreuses technologies ont été développées afin d'améliorer la résistance du transistor **MOS** à l'état passant (R_{DSon}) [82].

1.2.1 Structure du MOSFET

Le **MOSFET** est un transistor **MOS** à effet de champ qui agit comme une résistance variable en fonction de la tension appliquée à sa grille. On distingue de mode de

fonctionnement, mode linaire et le mode de commutation, ce dernier est plus intéressant en électronique de puissance où le **MOSFET** commute entre deux états, un état passant et un état bloqué [83]. Le **MOSFET** est un transistor unipolaire car la conduction du courant se fait par un seul type de porteurs de charge, soit par les électrons (transistors **NMOS**) soit par les trous (transistors **PMOS**). La mobilité des électrons étant supérieure à celle des trous, pour les semiconducteurs de puissances on utilise préférentiellement des **NMOS**, c'est pourquoi dans la suite de ce mémoire tous les **MOSFET**s présentés seront des transistors **NMOS**.

Les **NMOS** ont une source et un drain de même type N^+ séparés par une zone dopée P. Pour les **MOSFET**s de puissance, source et drain se trouvent généralement sur des faces opposées du cristal de silicium, le drain étant formé du substrat N^+ sur lequel est épitaxiée une couche N^-dont l'épaisseur et le dopage dépendent de la tenue en tension souhaitée. La jonction PN^- n'est rien d'autre qu'une diode appelée diode structurelle qui caractérise les **MOSFET**s de puissance et qui peut apparaître dans la représentation symbolique du transistor afin de le différencier d'un **MOSFET** coplanaire [84] (Figure 1.1).



Figure 1.1: Structure du transistor MOS

Le **MOS** est un transistor à effet de champ dont le principe est de forcer un canal semi-conducteur de type P à devenir localement N grâce à un champ électrique extérieur qui va attirer les porteurs minoritaires et repousser les majoritaires. Ainsi dans cette zone d'inversion le canal permettra le passage des électrons entre source et drain. C'est une grille en silicium polycristallin, aussi appelé poly-silicium, fortement dopée et isolée par une fine couche d'oxyde de la surface du cristal de silicium, qui va contrôler l'ouverture ou la fermeture du canal dans la zone P et moduler le courant dans le canal. Le transistor **MOS** de puissance est composé d'une cellule **MOS** élémentaire représentée sur la Figure 1.2 répétée plusieurs milliers de fois

sur le même cristal. La métallisation de la source couvre toute la face supérieure de la puce ce qui permet aussi une bonne répartition de la température [80].



Figure 1.2: Coupe du MOSFET

1.2.2 Schéma électrique équivalent du MOSFET.

Le fonctionnement du **MOSFET** en commutation est basé sur la charge et la décharge de ses capacités parasites. Le modèle le plus utilisé est présenté sur la Figure 1.3. Le symbole du **MOSFET** au milieu du circuit équivalent représente la source de courant modélisant la fonction du dispositif. La résistance R_a ne représente qu'une faible part dans la résistance du **MOSFET** à l'état passant R_{DSon}, on la négliger [85].



Figure 1 3: Circuit équivalent du MOSFET

Les **MOSFET**s de puissance sont plus rapides que les dispositifs bipolaires car ils n'ont pas de porteurs stockés qui doivent se déplacer dans les couches faiblement dopées du dispositif [61]. Les seules charges à déplacer sont celles des capacités parasites

et des capacités de couche de déplétion qui sont illustrées sur la Figure 1.2 Ces capacités peuvent être modélisées par le circuit équivalent montré sur la figure 1.3. Ce circuit équivalent est valable lorsque le **MOSFET** traverse la zone active durant la commutation. Dans le circuit équivalent les paramètres sont définis comme suit [62] :

1. C1 représente la capacité entre la grille et la source N^+ (y compris toute la métallisation de la source). Cette capacité est déterminée par la structure et sa valeur est fixe.
2. C2, C4 représente les capacités supplémentaires de grille-source dans la région P. C2 est la capacité diélectrique, donc fixe alors que C4 est due à la région de déplétion entre la source et le drain, elle varie avec la tension de grille.
3. C3, C5 est aussi composée de deux parties, l'une fixe et l'autre variable. C3 est une capacité diélectrique et C5 varie significativement lorsque la tension drain-grille change de polarité.
4. C6 est la capacité drain-source, elle varie avec la tension de drain.
5. Pour les tensions grille-source et grille-drain supérieures à la tension de seuil, le canal se forme sur le substrat et au-dessous de l'oxyde entre la source et la zone N^-. Dans ce cas la capacité grille-substrat peut être modélisée par deux capacités Cgn^+ et Cgn^- qui dépendent des tensions appliquées. Les capacités parasites peuvent alors être regroupées, et on obtient le modèle classique du **MOSFET** dans sa zone active, Figure 1.4 [81]. Le fonctionnement du **MOSFET** de puissance durant les commutations est fortement dépendant de la charge et la décharge de ses capacités parasites, un modèle précis doit donc les prendre en compte de manière rigoureuse. Les fabricants fournissent des données concernant ces capacités parasites dans les documentations techniques (***datasheets***), qui sont malheureusement insuffisantes, ce qui rend nécessaire de les mesurer.

1.2.3 Capacités parasites du MOSFET

Le **MOSFET** a un certain nombre d'éléments parasites incontournables. Les Figure 1.2 et Figure 1.3 donnent un aperçu sommaire de ces derniers. En considérant le **MOSFET** comme un quadripôle électrostatique non linéaire (Figure 1.4), [70] a démontré qu'il était symétrique ($C_{GS} = \boldsymbol{C_{DS}}$), et qu'a priori les trois capacités $\boldsymbol{C_{DS}}$, $\boldsymbol{C_{GD}}$ et $\boldsymbol{C_{GS}}$ sont non linéaires en fonction des deux potentiels $\boldsymbol{V_{DS}}$ et $\boldsymbol{V_{GS}}$ [71]. Comme dans tout composant semi-conducteur, les capacités parasites sont très peu influencées par la température et la fréquence. Par contre, les capacités

C_{GD} et C_{DS} ont des valeurs qui dépendent de la tension à leurs bornes, tandis que la capacité C_{GS} peut être considérée comme constante [72].



Figure 1.4: Représentation capacitive du **MOSFET**.

Les données des constructeurs sont largement insuffisantes pour obtenir les variations de ces capacités [81]. En effet, les courbes C_{iss}, C_{oss} et C_{rss} ne sont souvent tracées que pour une seule tension grille source Figure 1.5.



Figure 1.5: Capacités parasites du **MOSFET** (IRFP640 données du constructeur).

C_{iss} : capacité d'entrée ; vue entre la grille et la source.

C_{oss} : capacité de sortie ; vue entre le drain et la source.

C_{rss} : capacité Miller ; capacité entre grille et drain.

En polarisant le composant par des capacités externes, on peut mesurer ces capacités, à l'aide d'un pont de mesures d'impédances de précision [73]. Malheureusement, les tensions grille-source sont limitées au-dessous du seuil, afin de ne pas rendre brusquement passant le

composant polarisé sous quelques dizaines de volts. Or, toutes les commutations se passent quand la tension grille-source est au-dessus de V_{GSth}. L'utilisation de commutations traitées numériquement permet de compléter le réseau précédent, en utilisant des relations comme l'équation suivante [80] et [81] :

$$C_{iss} = \frac{I_g}{\left.\frac{dV_{GS}}{dt}\right|_{V_{DS}=cste}} \tag{1.1}$$

$$C_{rss} = \frac{I_g}{\left.\frac{d(V_{GS}-V_{DS})}{dt}\right|_{V_{GS}=cste}} = -\frac{I_g}{\left.\frac{d(V_{DS})}{dt}\right|_{V_{GS}=cste}} \tag{1.2}$$

Les capacités du modèle de la figure 1.4 sont alors obtenues avec les relations suivantes :

$$\begin{cases} C_{GS} = C_{iss} - C_{rss} \\ C_{GD} = C_{rss} \\ C_{DS} = C_{oss} - C_{rss} \end{cases} \tag{1.3}$$

1.3 Comportement statique des transistors MOSFET

1.3.1 Tension de seuil V_{GSth} du transistor MOSFET

La tension de seuil d'un **MOSFET** est la tension grille-substrat nécessaire pour le faire entrer en conduction. Cette tension est notée V_{GSth} correspond à la limite de V_{GS} en dessous de laquelle aucune partie du canal ne se trouve dans un régime de forte inversion. Dans la zone de canal se situant coté source, le substrat est relié à la masse et le potentiel de surface vaut : $2\Phi_F$. D'où l'expression de la tension de seuil [84] :

$$V_{GSth} = V_{FB} + 2\Phi_F \frac{\sqrt{2\varepsilon_{si} q N_A (2\Phi_F)}}{C_{ox}} \tag{1.4}$$

Ainsi la tension V_{GSth} dépend de la tension de bandes plates :

$$V_{FB} = \frac{Q_{SS}}{C_{ox}} + \Phi_{ms} \tag{1.5}$$

Où

Q_{SS} Représente les charges fixes dans l'oxyde et a l'interface oxyde/silicium.

C_{ox} La capacité de l'oxyde de grille par unité de surface.

Φ_{ms} Le potentiel de sortie métal/semi-conducteur

N_A La concentration du dopage du substrat

Le potentiel de Fermi

$$\boldsymbol{\Phi_F = \frac{kT}{q} ln\left(\frac{N_A}{n_i}\right)} \tag{1.6}$$

Avec *kT* l'énergie d'agitation thermique

1.3.2 Courant drain source ID du MOSFET de puissance.

Le courant de drain ***ID*** du **MOSFET** est dépendant de la tension de commande $\boldsymbol{V_{GS}}$. La relation entre le courant ***ID*** et la tension $\boldsymbol{V_{GS}}$ (1.7) représente ce que nous appelons la fonction de transfert, qui peut être définie à l'aide d'une caractéristique statique (Figure 1.6) [81].



Figure 1.6: Caractéristiques de transfert du **MOSFET**

(Zone C-D de la figure 1.6). En dessous de ce niveau, la modélisation la plus simple est quadratique :

$$\boldsymbol{ID = K(V_{GS} - V_{GSth})} \tag{1.7}$$

Où

K est une constante qui dépend de la géométrie du dispositif. A la frontière entre la zone active et la zone ohmique. Les données constructeur résument cette variation par une fonction

$$\boldsymbol{ID = gm(V_{GS} - V_{GSth})} \tag{1.8}$$

avec *gm* non constant (dépendant de $\boldsymbol{V_{GS}}$).



Figure 1.7: Courant ID en fonction de la tension V_{GS} du **MOSFET**.

Au-delà d'une certaine valeur de V_{DS}, le canal va commencer à se pincer et le transistor va passer d'un mode ohmique à un mode saturé où le courant de drain est indépendant de la tension drain source [85].

1.3.3 Les courants de fuite du MOSFET

1.3.3.1 Courant de fuite de Grille IGSS

Ce courant est mesuré pour des conditions particulières, soit V_{GS}=20V et V_{DS}=0V. Il s'agit du courant de fuite des capacité C_{GS} et C_{GD}, la capacité C_{DS} étant court-circuitée [86].

1.3.3.2 Courant de fuite de Drain I_{DSS}

Le courant de fuite IDSS est la somme d'un courant de génération et d'un courant de diffusion qui sont respectivement proportionnels à n_i la concentration intrinsèque des porteurs [87]. Cette concentration augmente avec la température, [88] selon :

$$n_i = \sqrt{AT^3} e^{-\frac{E_G}{2kT}} \quad (1.9)$$

Où A est une constante, par conséquent le courant I_{DSS} va augmenter avec la température. Quant à la fuite entre grille et source IGSS, elle n'est pas impactée par la température [89].

1.3.4 Résistance Drain – Source à l'état passant R_{DSon} du MOSFET

Lorsque la tension de grille V_{GS} dépasse la tension de seuil V_{GSTh}, le **MOSFET** est passant entre le Drain et la Source. Plus V_{GS} est grand plus le courant de Drain ***ID*** est grand, le **MOSFET** peut être considéré comme une résistance, R_{DSon} entre le drain et la source (Figure 1.8) [90].



Figure 1.8: R_{DSon} en fonction de la tension V_{GS} du **MOSFET**.

R_{DSon} est définie comme étant le rapport de la tension de drain sur le courant de drain lorsque V_{DS} tend vers zéro [90]. Cette résistance est une des caractéristiques principales d'un **MOSFET** de puissance, en effet le principal challenge dans le développement des **MOSFET**s de puissance est de diminuer cette résistance afin de limiter l'auto-échauffement du composant ainsi que la chute de tension à l'état passant. La valeur de la résistance à l'état passant dépend de la tension de grille appliquée c'est-à-dire de l'ouverture du canal elle est en général mesurée pour des tensions de grille telles que le canal est entièrement ouvert ainsi on est à la valeur saturée de la R_{DSon} Figure 1.9 [90].



Figure 1.9: Composantes de la R_{DSon} dans un **MOSFET**.

Le **MOSFET** est un empilement de couches de différentes épaisseurs et différents dopages, la R_{DSon} est la somme des résistances des couches que le courant va traverser lors de son parcours entre le drain et la source ; la résistance à l'état passant R_{DSon} est définie comme [92]

$$\boldsymbol{R_{DSon} = R_{sub} + R_d + R_a + R_{ch} + R_{N^+}} \quad (1.10)$$

La contribution de la résistance du substrat R_{sub} est minime étant donné que cette zone est de faible épaisseur et fortement dopée $\boldsymbol{N_{sub}}$. On peut la définir comme une résistance d'épaisseur e_{sub} et de surface S [92] :

$$\boldsymbol{R_{sub} = \frac{e_{sub}}{q\mu_n N_{sub} S}} \quad (1.11)$$

La résistance de la zone drift $\boldsymbol{R_d}$ est la résistance de la zone épitaxiée de faible dopage $\mathbf{N^-}$. La tenue en tension du composant va déterminer la valeur de cette résistance $\boldsymbol{R_d}$. Cette couche est assimilée à un barreau de silicium de résistivité [92]

$$\rho_r = (q\mu_n ND) \quad (1.12)$$

Où $\boldsymbol{ND}$ représente le dopage (considéré constant dans la couche épitaxie). Dans ce cas la résistance peut être calculée par [92] :

$$\boldsymbol{R_d = \rho_r \frac{l}{S}} \quad (1.13)$$

$$\boldsymbol{R_d = \frac{H}{q\mu_n N_D S}} \quad (1.14)$$

Où $\boldsymbol{H}$ représente l'épaisseur de la couche épitaxie, $\boldsymbol{S}$ la surface d'une cellule élémentaire.

Cependant si l'on veut un calcul plus précis en prenant en compte la focalisation des courants [87], dans le cas d'un **MOSFET** où $\boldsymbol{H}$<1/2 (en basse tension), l'épaisseur de la couche épitaxie est telle que les flux de courant de cellules adjacentes ne se recouvrent pas. Dans ce cas on peut exprimer la résistance de drift comme [92]

$$\boldsymbol{R_d \approx \frac{1}{q\mu_n N_D Z} \ln\left(1 + \frac{2H}{d}\right)} \quad (1.15)$$

Pour les **MOSFET**s avec des épaisseurs d'épitaxies telles que $\boldsymbol{H}$>l/2 (en haute tension), il faut prendre en compte le recouvrement des lignes de courant dans l'expression de $\boldsymbol{R_d}$ [92]:

$$\boldsymbol{R_d \approx \frac{1}{q\mu_n N_D Z} \ln\left(1 + \frac{2H}{d}\right)} \quad (1.16)$$

$$\boldsymbol{R_d \approx \frac{1}{q\mu_n N_D Z}\left[\ln\left(1 + \frac{l}{d}\right) + \frac{2H - l}{d + l}\right]} \quad (1.17)$$

Plus généralement, on peut donc exprimer la résistance de la couche épitaxie comme étant fonction de la résistivité, des dimensions de la cellule élémentaire et de l'épaisseur de la couche épitaxiée [92].

$$R_d \approx \frac{1}{q\mu_n N_D Z} f\,(H, d, l\,) \tag{1.18}$$

La résistance d'accès ***Ra*** est la résistance de la couche épitaxie qui est en accumulation de charges sous la grille quand $V_{GS}>V_{GSth}$. Cette région correspond à la région intercellulaire de hauteur ***H*** (profondeur de jonction) et de largeur ***d/2*** où le courant issu du drain va passer dans le canal, il faut donc prendre en compte l'existence de la couche accumulée et la résistivité de la couche épitaxie $\mathbf{N^-}$. Cette résistance est équivalente à la résistance d'un barreau de silicium de résistance [92]

$$R_d = \frac{2H}{q\mu_n N_D Z d}\lambda \tag{1.19}$$

où λ est un coefficient géométrique dépendant des dimensions géométriques, du dopage et de la tension de grille V_{GS} [88]. La résistance du canal d'inversion R_{ch} : représente une grande partie de la résistance totale $\mathbf{R_{DSon}}$. Cette résistance est déterminée par la longueur et la largeur développée du canal et peut être définie comme [90], [92] :

$$R_{ch} = \frac{W}{\mu_n Z C_{ox} \psi} \frac{V'_{GS} + \psi - 2\phi_F}{V_{GS} - V_{GSth}} \tag{1.20}$$

Où

$$V'_{GS} = V_{GS} - V_{FB} = V_{GS} + \frac{Q_{ss}}{C_{ox}} - \phi_{ms} \tag{1.21}$$

ψ représente le potentiel de réduction de mobilité

La résistance de la source $\mathbf{RN^+}$: est très faible car la source est une zone fortement dopée de faibles épaisseur et largeur. A toutes ces résistances il faudra bien évidemment rajouter les résistances liées à la connectique qui sont les résistances des fils de connexion, des métallisations face avant et face arrière de la puce [91], [92].



Figure 1.10: Constitution de R_{DSon} en fonction des différentes résistances du **MOSFET**.

R : Résistance de l'îlot **N**$^+$. Cette résistance représente une très faible proportion de la résistance globale de passage R_{DSon}.

R_{Ch} : Résistance du canal **N** elle représente une grande partie de la résistance globale R_{DSon} pour de faibles valeurs de tension $V_{BR(DSS)}$.

R_a : Lorsque la tension V_{GS} est positive, il y a accumulation de charge à proximité de la Grille, dans la région **N**$^-$.

R_J : Correspond à la région **N**$^-$ située entre les zones de diffusion P

R_d : Située au-dessous des zones de diffusion **P** et jusqu'au substrat **N**$^+$ est la partie importante de la résistance globale de passage R_{DSon} pour de fortes valeurs de la tension $V_{BR(DSS)}$.

RS : Cette résistance de substrat peut être ignorée pour de fortes valeurs de la tension $V_{BR(DSS)}$. Par contre pour des tensions $V_{BR(DSS)}$≤50V, elle représente une partie importante de la résistance R_{DSon}.

1.4 Effet de la température sur les paramètres électriques du MOSFET

1.4.1 Tension de seuil V_{GSth}

La tension de seuil présente une forte dépendance à la température, on peut déterminer la valeur de V_{GSth} à la température T en fonction d'une valeur connue $V_{GSth}(T_0)$ donnée pour une température T_0 et d'un coefficient γ proche de 2.10^{-3} K^{-1} [92] :

$$V_{GSth}(T) = V_{GSth}(T_0)[1 - \gamma(T - T_0)] \qquad (1.22)$$

1.4.2 Resistance Drain-source R_{DSon}

La mobilité μ_n des électrons diminue avec la température [89]. Comme la résistance à l'état passant est une somme de résistances inversement proportionnelles à cette mobilité μ_n (équations (1.10) à (1.20)), et d'une résistance R_{ch} qui varie en fonction de $1/V_{GSth}$ comme le montre l'équation (1.20), au final la R_{DSon} va augmenter avec la température [92]:

$$R_{DSon}(T) = R_{DSon25°C}\left(1 + \alpha\frac{\Delta T}{300}\right) \qquad (1.23)$$

α=1.5 Pour les tension inferieurs <**100V**, et **α=2.5** pour les tensions supérieurs à **600V**.

1.5 Modèle du MOSFET.

1.5.1 Circuit équivalent du MOSFET

Vu que le fonctionnement du **MOSFET** durant les commutations est basé sur la charge et la décharge de ses capacités parasites, un modèle précis doit prendre en compte ces capacités de manière rigoureuse. Quelle que soit la technologie utilisée dans la construction du **MOSFET** le circuit équivalent présenté sur la Figure 1.11 avec un nombre minimum d'éléments (actifs et passifs) peut représenter le **MOSFET** de puissance de façon précise [82], [83], [92].



Figure 1.11: Schéma électrique équivalent du **MOSFET**

La résistance d'accès ***Ra*** (dans laquelle la résistance de canal est comprise) dans le circuit équivalent de la Figure 1.9 ne représente que 2% de la résistance $\boldsymbol{R_{DSon}}$, donc on peut la négliger. En ajoutant les inductances des pattes et en utilisant des capacités équivalentes au lieu des capacités partielles le schéma équivalent du circuit de la Figure 1.11 sera équivalent à celui de la Figure 1.13, où en peut représenter les états du **MOSFET** [92].



Figure 1.12: Schéma électrique équivalent du **MOSFET** dans la zone active

Ces états sont décomposés en multiples phases, chacune étant représentée par des schémas électriques équivalents. Quatre phases sont distinguées, à l'amorçage comme au blocage [90].

1.5.2 MOSFET en commutation.

Le **MOSFET** est utilisé en électronique de puissance comme un interrupteur (mode de commutation), où il voit ses circuits de commande et de puissance découplés (état passant ou bloqué).

1.5.2.1 Fermeture du MOSFET

Lorsque **MOSFET** est bloquer et avec un accroissement rapide de la tension Drain–Source $\boldsymbol{V_{DS}}$ $\left(\frac{\boldsymbol{dV_{DS}}}{\boldsymbol{dt}} \gg \mathbf{1}\right)$, provoque l'apparition d'un courant au travers de la capacité parasite Grille –Drain C_{GD} [92]. Ce courant, dû à l'impédance $\mathbf{Z_G}$, provoque une augmentation de la tension $\boldsymbol{V_{GS}}$ qui peut aller au-delà de la tension de seuil $\boldsymbol{V_{GSth}}$ ce qui rend le **MOSFET** sature [91]. Pour augmenter la tenue en $\frac{\boldsymbol{dV_{DS}}}{\boldsymbol{dt}}$, il faut donc avoir une commande de Grille présentant une impédance aussi faible que possible. Il est également possible, par une polarisation négative de la Grille par rapport à la Source, d'augmenter la marge d'accroissement de la tension $\boldsymbol{V_{GS}}$ avant d'atteindre la tension de seuil $\boldsymbol{V_{GSth}}$ [92].



Figure 1.13: Phases de la commutation à la fermeture du **MOSFET**.

Lors de la fermeture du **MOSFET**, les quatre phases sont décrites sur la Figure 1.13. Elles sont associées aux formes d'ondes de la Figure 1.14 [92] :

1. Durant la phase 1, les circuits de grille et de puissance sont indépendants, la tension grille source croît jusqu'à la tension de seuil V_{GSth}. Nous pouvons voir que cette phase sera fortement dépendante de la charge de la capacité d'entrée C_{iss}. Il est donc important de bien prendre en compte l'évolution de sa valeur en fonction des deux tension V_{GS} et V_{DS} [96].
2. Le **MOSFET** passe en régime linéaire, la diode étant toujours conductrice. Le schéma équivalent du **MOSFET** est alors celui de la Figure 1.12. Le courant du Drain évolue alors via la grille, dans la mesure où la source de courant évolue suivant la relation $ID=gm(V_{GS}-V_{GSth})$, sachant que gm est une fonction de V_{GS} ($gm=f(V_{GS})$) C'est la phase de commutation en courant. Durant cette phase, l'évolution des capacités en fonction de V_{GS} et V_{DS} est toujours capitale à prendre en compte, mais la connaissance précise du gain gm est également importante (fonction de V_{GS}, V_{GSth} et de la température).
3. Dans l'étape suivante, on considère que la décroissance du courant après le pic de recouvrement est exponentielle. Le modèle du **MOSFET** reste identique à celui dans la phase précédente.
4. Quand la tension V_{DS} atteint la tension $V_{DSon}=ID\times R_d$, les circuits de Grille et de Drain sont à nouveau découplés, et la tension V_{GS} évolue vers son niveau final (tension de commande).



Figure 1.14: Commutation à la fermeture.

1.5.2.2 Ouverture du MOSFET

Lorsque le **MOSFET** est conducteur, un accroissement rapide de la tension Drain–Source $\left(\frac{dV_{DS}}{dt} \gg 1\right)$, provoque l'apparition d'un courant dans la capacité Drain–Source C_{DS} Figure 1.15. Ce courant engendre à son tour une tension aux bornes de la résistance R_d qui peut être suffisante pour rendre conducteur le transistor [92], [98].



Figure 1.15: Phases de la commutation à l'ouverture du **MOSFET**.

Un mécanisme complexe et mal maîtrisé (second breakdown voltage) peut provoquer la destruction du **MOSFET**. Selon un principe similaire à la phase de fermeture, l'ouverture est également divisée en quatre phases. Ces phases sont reliées aux formes d'onde de la Figure 1.16 [98]. Les circuits de commande et de puissance sont indépendants, la tension grille source décroît jusqu'à un niveau imposé par le courant du **MOSFET** [92] :

$$V_{GS} = V_{GSth} + \frac{I_{ch}}{gm} \tag{1.24}$$

Durant cette phase, il est capital de bien prendre en compte l'évolution de la capacité d'entrée C_{iss} en fonction des deux potentiels V_{GS} et V_{DS} [92].



Figure 1.16: Commutation à l'ouverture.

Le **MOSFET** passe en régime linéaire, la diode étant toujours bloquée. C'est la phase de commutation en tension.

1. A partir du moment où la diode devient conductrice, on entre dans la phase de commutation en courant. Les circuits de grille et de puissance sont sollicités ensemble. Le modèle de diode n'est pas vraiment critique dans cette phase, puisque celle-ci est conductrice.
2. Quand le courant ***ID*** du **MOSFET** s'annule (en fait devient inférieur au courant de fuite du **MOSFET**), les circuits de grille et de Drain sont à nouveau découplés, et la tension V_{GS} évolue vers son niveau final.

1.5.3 Modèle du MOSFET basé sur les datasheets

Le modèle basé sur les données constructeur « ***datasheets*** » pour implanter ce modèle, il sera décomposé en plusieurs phases. La phase de recombinaison des charges entraîne un courant de type exponentiel décroissant. Notons également que [92] a proposé une implantation d'un modèle semblable pour des simulateurs électriques. Un macro-modèle comportemental n'est pas capable de prévoir correctement le comportement de la diode **PIN** de puissance durant le recouvrement inverse. Les modèles basés sur la physique de la diode donnent de meilleurs résultats, ils présentent cependant aussi des inconvénients. L'équation de base régissant le processus de diffusion, connue sous le nom d'équation ambipolaire, est donnée par [92] :

$$D\frac{\partial^2 P(x,t)}{\partial x^2} = \frac{P(x,t)}{\tau} + \frac{\partial P(x,t)}{\partial t} \qquad (1.25)$$

P(x,t) représente la distribution instantanée des porteurs (trous ou électrons), ***D*** la constante de diffusion ambipolaire et **τ** la durée de vie des porteurs; les conditions aux limites de la zone injectée s'expriment en fonction du courant par [92] :

$$\left.\frac{\partial P}{\partial x}\right|_{x=x_1} = f(t) \tag{1.26}$$

$$\left.\frac{\partial P}{\partial x}\right|_{x=x_2} = g(t) \tag{1.27}$$

Les fonctions f et g dépendent du courant de la diode. Pour résoudre l'équation aux dérivées partielles (1.25), on peut décomposer la densité des porteurs en série de Fourier, ce qui permet de transformer le problème en un système de ***n*** équations différentielles du premier ordre. Deux cas de figure sont distingué suivant qu'une zone de charge est présente ou non, la tenue en tension de la diode étant majoritairement définie par la largeur de cette [88]. La représentation spectrale de la répartition des porteurs permet de transformer l'équation de diffusion en un système d'équations différentielles simples, mais avec un nombre infini d'équations d'ordre 1. La résolution analogique de ces dernières, avec un nombre fini d'équations, est la base des modèles distribués [89], [90]. La résolution par analogie de circuits apporte une certaine souplesse permettant d'incorporer le circuit environnant du dispositif, mais en même temps elle nécessite des circuits auxiliaires qui contrôlent les transitions entre les différentes phases de fonctionnement du dispositif [92] .



Figure 1.17: Courants aux limites de la zone centrale d'une diode **PIN**

1.5.4 Macro-modèle du MOSFET

Un macro-modèle est basé sur les données constructeur. Pour implanter ce modèle, il sera décomposé en plusieurs phases (Figure 1.18) [92] :

- ✓ Phase 1, la diode est considérée comme passive, et elle sera représentée comme un court-circuit. Durant cette phase, le **MOSFET** est dans son état bloqué (la tension V_{GS} de commande n'a pas encore atteint le seuil V_{GSth}).

- ✓ Phase 2 commutation en courant ; durant cette phase la tension reste constante. Le courant circule donc dans la maille composée de la diode d'une part et de la charge d'autre part. Le courant atteint à la fin de cette phase la valeur ***–Irrm***, cela explique la représentation choisie pour la diode durant cette phase : une diode idéale pour maintenir la tension nulle à ces bornes tant qu'elle est traversée par un courant, avec en parallèle une source de courant débitant un courant ***Irrm*** venant s'ajouter au courant de charge. Cette source permet de modéliser le recouvrement de la diode.
- ✓ Phase 3 représente la commutation en tension. Durant cette phase la source de courant évolue en exponentielle décroissante afin d'atteindre une valeur nulle, et l'évolution de la tension est modélisée par la charge d'un condensateur (qui peut être considérée non linéaire).



Figure 1.18: Fonctionnement de la diode lors de fermeture du **MOSFET**

Lors de la phase d'ouverture du **MOSFET**, la diode est simplement représentée par une capacité C_{diode} pour modéliser l'évolution de la tension à ses bornes. Pour ce qui concerne le courant il est imposé par les éléments extérieurs. Le modèle ne prend pas en compte la surtension dynamique lors de la fermeture de la diode (ouverture du **MOSFET**) qui est délicate à intégrer, et dont l'influence sera faible sur l'étude des déséquilibres (en courant et en tension) entre des composants associés en série ou en parallèle [84]. Ce modèle sera utile pour estimer l'influence relative de la diode durant certaines phases de la commutation. Cela notamment en

comparant les formes d'ondes fournies par ce modèle, à d'autres qui seront soit expérimentales soit simulées grâce à un autre type de modèle, présenté dans le paragraphe suivant (Figure 1.19) [92] .



Figure 1.19: Fonctionnement de la diode lors de l'ouverture du **MOSFET**.

1.6 Conclusion.

La recherche bibliographique sur le **MOSFET** de puissance montre qu'une modélisation précise de son comportement est possible avec un modèle constitué d'un cœur issu d'une étude statique (la source de courant qui décrit le fonctionnement du **MOSFET**) et des éléments parasites. La précision du modèle dépend principalement de la précision de la caractérisation des paramètres et en particulier de la détermination des capacités non-linéaires. De grandes variations de la capacité d'entrée et la capacité Miller au voisinage de la tension de seuil et de la tension conductrice sont à prendre en compte pour une simulation fine. Nous avons consacré ce chapitre aux principales généralités sur les **MOSFET** de puissance. Utiliser comme interrupteurs de puissance sont conçus avec des matériaux semi- conducteurs qui possèdent certaines caractéristiques propres à eux. Le changement d'état résulte simplement du changement de polarisation après un transitoire de recouvrement, qui à la mise en conduction, se manifeste par une onde de surtension au blocage, et par une onde du courant inverse véhiculant la charge recouvrée. Il en résulte une très grande rapidité de commutation due à l'absence de charges stockées.

2 CHAPITRE 2 : CONTROLE ET MODELISATION DES PERTES DE PUISSANCE DES MOSFETS

2.1 Introduction

Le dimensionnement des convertisseurs statiques repose sur plusieurs critères, dont les pertes de puissance des semi-conducteurs est la plus importante constituent un point important car elles touchent tous les critères de performance (masse, fiabilité, coût et autres) [5]. Le poids et le volume d'un convertisseur sont majoritairement donnés par les éléments passifs, tels que les filtres et dissipateurs thermiques ; toutefois le dimensionnement de ces derniers éléments est déterminé par le point de fonctionnement des semi-conducteurs [6]. Au cours des dernières décennies, l'importance de l'information concernant les pertes a conduit les fabricants d'**IGBT**s à fournir des notices de plus en plus détaillées, ce qui n'est pas le cas des composants plus rapides, comme les **MOSFET**s, pour lesquels ces informations sont bien souvent plus parcellaires. Cela peut être dû au fait que les pertes dépendent de l'environnement tel que les drivers, le câblage, la diode de l'autre composant de la cellule de commutation ou au fait que les mesures de pertes sont plus difficiles à réaliser. Toujours est-il que le concepteur a besoin de ces informations et qu'il faut donc arriver à les quantifier. La première manière de quantifier ces pertes est d'extrapoler les informations des notices des fabricants [8]-[10], [27]. Cela est parfois fait de manière très simple à partir d'hypothèses fortes sur les formes d'ondes de commutation (transitions linéaires de tension et courant) et des valeurs de temps de montée et de descente parfois données dans les notices des constructeurs.

Une analyse un peu plus fine peut être faite par analyse des phases de fonctionnement d'une commutation, la mise en équation de cette séquence aboutissant à une modélisation analytique plus ou moins complexe utilisant des paramètres des notices constructeurs. Dans une version plus élaborée, un modèle du composant, peut être simulé pour représenter les interactions entre les différents paramètres. Une autre alternative est de réaliser des mesures de pertes en commutation avec le composant [19], [33], [34]. Ces différentes méthodes requièrent des investissements fortement croissants mais devraient donner des résultats de plus en plus précis. Il est à noter que le recours à la simulation permet d'observer des grandeurs inobservables en pratique. Par ailleurs, en Electronique de Puissance, un semi-conducteur ne commute jamais seul, le courant d'un semi-conducteur est 'détourné' vers un autre, la tension 'basculée' d'un interrupteur à l'autre. Vouloir mesurer les pertes d'un semi-conducteur seul, hors de toute influence du circuit extérieur, n'a donc aucun sens. Ceci est d'autant plus vrai que les énergies à mesurer sont faibles [31]. En d'autres termes, les pertes par commutation dans un transistor dépendent de l'ensemble des constituants de la cellule de commutation.

2.2 Modèle des pertes d'une cellule de commutation

La cellule de commutation **MOSFET** diode est le noyau de l'électronique de puissance, de nombreux travaux ont été faites sur ce sujet [13], [19], [28]–[30]. Plusieurs modèles sont proposés pour chaque problème physique. Nous pouvons distinguer les domaines physiques suivants [17], [30]. [80], [86], [89] :

- ✓ Pertes Électromagnétique pour la compatibilité **CEM**.
- ✓ Thermique et hydraulique pour le dimensionnement du refroidissement
- ✓ Thermométrique pour les études de la dilatation, de l'origine des défaillances.
- ✓ Thermoélectrique pour les études des paramètres physiques des semi-conducteurs et le calcul des pertes
- ✓ Électromécanique pour dimensionner le bus barre en cas de court-circuit
- ✓ Électrostatique et électrodynamique pour les études de décharges partielles et claquage électrique.



Figure 2.1: Cellule de commutation d'un convertisseur parallèle

C_{GS} : capacité grain source.

C_{DS} : capacité de la transition de la jonction.

C_{GD} : capacité grille drain, aussi appelée capacité Miller

C_D : capacité de la diode.

L_p : l'inductance parasite.

R_G : résistance de Grille.

En ce qui concerne l'étude des pertes, le modèle de la cellule de commutation est présenté dans la figure 2.1. Les formes d'ondes simplifiées sont illustrées dans la Figure.2.2.



Figure 2.2: Forme d'ondes simplifiées dans le **MOSFET** et la diode **PIN**

Nous allons analyser les pertes de puissance pendant les principaux intervalles suivants :

- ✓ la conduction du **MOSFET** (Régime de fonctionnement permanent),
- ✓ le blocage du **MOSFET** (Régime de fonctionnement permanent),
- ✓ la fermeture du **MOSFET** (Régime de fonctionnement transitoire),
- ✓ l'ouverture du **MOSFET** (Régime de fonctionnement transitoire),

2.2.1 Pertes durant la saturation d'une cellule de commutation

La fermeture d'un **MOSFET** commence par l'application d'une tension positive **E** sur le circuit de commande (grille). La tension V_{GS} évolue et atteint une valeur de seuil V_{GSth} après un temps $\mathbf{T_{on}}$. Pendant cet intervalle, aucune perte ne se produit dans le circuit de puissance réalisé par la diode et le **MOSFET**. En régime de conduction permanent, les pertes dans le **MOSFET** sont caractérisées par une résistance R_{DSon} [28]:

$$P_{cond} = R_{DSon} I_{DS}^2 \qquad (2.1)$$

2.2.2 Pertes durant le temps de montée en courant d'une cellule de commutation

A partir de d'instant où V_{GS} est égale à la tension de seuil V_{GSth}, le canal est créé, le courant ***ID*** augmente proportionnellement à la diminution du courant dans la diode. A la fin de cette phase, le courant ***ID*** atteint la valeur du courant du circuit externe tandis que celui de la diode s'annule.

2.2.3 Pertes durant le temps recouvrement d'une cellule de commutation

Pour les diodes **PIN**, à cause du phénomène de recouvrement, la diode continue à se décharger vers le **MOS**. Par conséquent, le courant du **MOS** continue à augmenter et le courant dans la diode est inversé. Ces courants aboutissent à leur maximum après un temps t_{RM}. Les pertes dissipées pendant ces temps ton et T_{RM} sont calculées par [97] :

$$P_{mont} = \frac{V_{Dc}(I_{DS} + I_s)}{2}(t_{on} + t_{RM})F \qquad (2.\ 2)$$

Le recouvrement allonge involontairement le temps de fermeture des **MOS** à l'intervalle où le courant est proche sa valeur de commutation maximale. Par conséquent, les pertes par ce phénomène peuvent être très critiques.

2.2.4 Pertes durant le temps descente d'une cellule de commutation

Cette phase, appelée aussi le plateau Miller, est souvent assimilée à des charges et décharges des capacités C_d de la diode et C_{oss} du **MOSFET**. La tension du **MOSFET** s'annule et la diode est polarisée en inverse. A la fin de cette phase, le régime permanent est établi avec la conduction de la diode et le blocage du **MOSFET**. Les pertes Miller sont déterminées par [97]:

$$P_{Miller_on} = P0_{Miller_on}F \qquad (2.\ 3)$$

Les pertes en fermeture sont par conséquent [97]:

$$P_{on} = P_{montee} + P_{Miller_on} \qquad (2.\ 4)$$

Les pertes pendant l'ouverture de la diode (fermeture du **MOS**) sont déterminées en fonction de des charges stockées dans celle-ci [97]:

$$P_{D_off} = FEQ_{rr} \qquad (2.\ 5)$$

2.2.5 Pertes à l'ouverture du MOSFET

Les pertes en régime de blocage sont négligeables. Pendant cet intervalle, la diode est en conduction. Elle est modélisée par une résistance R_D et une force contre électromotrice V_0. Les pertes sont donc calculées par :

$$P_{D_cond} = V_0 I_s R_D I_s^2 \quad (2.6)$$

Le processus d'ouverture est inverse par rapport à la fermeture sauf qu'il n'existe pas le phénomène de recouvrement.

- ✓ Temps de délai d'ouverture t_{off} : l'ouverture commence par l'application d'une tension de commande négative V_{com} sur le circuit de grille. La tension de la grille V_{GS} reste supérieure à V_{th}.
- ✓ Temps de montée en tension t_{Miller_off} : c'est le plateau Miller à l'ouverture. La diode est toujours bloquée. A la fin de cette phase, la tension de la diode est ramenée à zéro [22]. Les pertes causées dans les **MOSFET** sont déterminées par [97]:

$$P_{Miller_off} = P0_{Miller_off} F \quad (2.7)$$

- ✓ Temps de descendre en courant T_{off} : à partir du moment où V_{GS} est inférieure à V_{th}, le courant du **MOS** commence à diminuer. Le courant du circuit externe est compensé par l'augmentation du courant dans la diode. Les pertes sont donc [97]:

$$P_{descent} = \frac{1}{2} V_{DC} I_D T_{off} F \quad (2.8)$$

Et les pertes pendant l'ouverture sont [97]:

$$P_{off} = P_{descent} + P_{Miller_off} \quad (2.9)$$

Les pertes pendant les deux plateaux Miller peuvent être calculées approximativement par[26]

$$P_{Miller} = P_{Miller_on} + P_{Miller_{off}} = \frac{1}{2}(C_{oss} + C_d) V_{DC}^2 F \quad (2.10)$$

Les pertes par commutation dans le **MOS** sont [97]:

$$P_{com} = P_{on} + P_{off} \quad (2.11)$$

$$P_{com} = P_{montee} + P_{descent} + P_{Miller_{on}} \quad (2.12)$$

$$P_{com} = \frac{V_{Dc}(I_{DS} + I_s)}{2}(t_{on} + t_{RM})F + \frac{1}{2} V_{DC} I_D T_{off} F + \frac{1}{2}(C_{oss} + C_d) V_{DC}^2 F + P0_{Miller_off} F \quad (2.13)$$

Les pertes en commutation dans les diodes [97] :

$$P_{D_off} = V_{DC} Q_{rr} F \tag{2. 14}$$

Ainsi, les pertes dans une cellule **MOS** diode sont déterminées par [97]:

$$P_{MOSFET} = R_{DSon} ID_{0ff}^2 + \frac{V_{Dc}(I_{DS} + I_s)}{2}(t_{on} + t_{RM})F + \frac{1}{2} V_{DC} I_D T_{off} F + \frac{1}{2}(C_{oss} + C_d) V_{DC}^2 F \tag{2. 15}$$

Dans ces formules, les valeurs liées au phénomène de recouvrement de la diode comme I_{RM}, Q_{rr} et t_{RM} dépendent de la valeur absolue de la pente du courant passant la diode lors de l'annulation de celui-ci. Considérons que la montée du courant dans le **MOSFET** est linéaire.

2.3 Régime de commutation

Nous pouvons considérer le fait que n'importe quel transistor peut être utilisé, pourvu qu'il soit capable d'assurer la fonction d'interrupteur commandé. Pratiquement, il existe plusieurs sortes de transistors qui ont chacun un domaine bien précis d'application. Pour assurer la fonction de commutation, le choix d'un transistor [11] est conditionné par les principaux critères électriques suivants :

- ✓ Commande en tension, pour éviter l'utilisation des drivers générateurs des retards et des pertes de puissance supplémentaires.
- ✓ Faible chute de tension à l'état passant.
- ✓ Forte tenue en tension à l'état bloqué.
- ✓ Rapidité de la commutation.

Ces quelques conditions permettent de choisir plus efficacement une technologie de transistor, laquelle sera en mesure de satisfaire le plus de critères possibles. Rappelons les caractéristiques essentielles des transistors « classiques ». Le transistor **MOSFET** peut être considéré comme une résistance dont la valeur est commandée en tension : il peut présenter à la fois une forte résistance à l'état bloqué et une faible résistance à l'état passant, soit de faibles pertes en conduction et un temps de réponse faible. C'est pourquoi le transistor **MOSFET** reste très souvent employé dans la conversion de puissance basse tension (inferieur a 1200V) [92].



Figure 2.3: Gammes de puissance d'utilisation des composants en fonction de la fréquence

2.3.1 Gestion de la commutation du MOSFET

Les pertes en conduction dans les **MOSFETs** ne peuvent être réduites que par un choix minutieux de la technologie de **MOSFET**, notamment grâce au paramètre R_{DSon} qui définit la tension résiduelle lorsque le **MOSFET** est saturé. Principalement, passer de l'état de blocage à l'état de saturation rend compte d'un transitoire de tension et de courant caractérisé par la vitesse de commutation : ***dv/dt (di/dt)***. Ces valeurs sont intrinsèques à chaque **MOSFET**[15]; les temps de commutation sont alors fournis en fonction notamment de la résistance de grille et des tension / courant commutés. Toute commutation entraîne une réponse du circuit connecté au **MOSFET**; la plus problématique étant la réponse inductive [16], qui engendre une surtension lors du blocage de **MOSFET** (il existe également une queue de courant ou traînée de courant qui retarde l'extinction complète du courant ***ID*** [12]).

Typiquement, nous avons :

- ✓ Une commutation rapide implique un important ***di/dt***. Le temps de commutation est ainsi diminué mais la surtension au blocage est augmentée.
- ✓ Une commutation lente implique un faible ***di/dt***. Le temps de commutation est ainsi augmenté mais la surtension au blocage est diminuée.

Il existe donc un compromis vitesse de commutation - réponse de l'environnement à ajuster. Cet ajustement s'effectue grâce à un dispositif d'aide à la commutation, appelé communément « circuit d'aide à la commutation » (***CALC***), suivant l'application considérée. La Figure 2.4 présente les deux structures de ***CALC*** qu'on a utilisées dans l'amorçage, le but est donc de

limiter la montée du courant ***di/dt***, de manière à ralentir la commutation. L'inductance **L1**, de faible valeur (quelques μ_H à quelques dizaines de μ_H) s'oppose aux variations rapides du courant lors de l'amorçage. L'énergie qu'elle a emmagasinée est dissipée dans la résistance **R1** à travers la diode **D1** lors du blocage (sans la présence de la résistance **R1**, l'inductance **L1** est assimilable à une inductance parasite). Le cas de blocage est le dual de cas de l'amorçage et un condensateur **C2** placé en parallèle du **MOSFET** permet la gestion du dV_{DS}/dt. Deux approches existent. La première approche consiste à gérer la commutation grâce à un circuit auxiliaire dit « circuit snubber ». Un tel circuit [15] [18] [19] a le rôle de maîtriser le transitoire en réduisant notamment les émissions électromagnétiques, les surtensions aux bornes des **MOSFETs** et les dépassements en courant. Une structure plus avancée, proposée par [21], permet notamment de récupérer l'énergie emmagasinée par les capacités « snubbers» lors des commutations. La seconde approche consiste à gérer la commutation par la commande de **MOSFET** [22].



Figure 2 4: **MOSFET** assiste à la saturation et au blocage

Cette solution est théoriquement équivalente au circuit snubber et épargne l'utilisation de composants hautes puissances (puisque tout est ramené côté commande, donc à basse tension). Tout comme l'approche snubber, il existe un bon nombre d'exemples de configuration d'une telle commande

2.3.2 Gestion de la commutation par la commande

Selon [22], les facteurs à prendre en compte dans la conception d'un circuit de commande rapprochée sont :

- Les effets de recouvrement de la diode sur les pertes.
- Les effets de recouvrement de la diode sur les transitoires de tension.
- Le bruit généré par le recouvrement de la diode.
- Inductances de câblage et transitoires de tension.
- Protection contre les courts-circuits.
- Surtension de blocage.

2.3.3 Modélisation des convertisseurs de puissance

Le schéma de convertisseur élévateur DC-DC est donné par la figure 2.5.



Figure 2.5: Convertisseur DC-DC **Boost**

2.3.3.1 Modélisation par espace d'état moyen

La méthode des générateurs moyens, consiste à remplacer les interrupteurs de puissance par des générateurs de tension (courant) de valeur égale à la valeur moyenne de la tension (courant) sur une période de découpage [95]. Cette méthode appliquée aux convertisseurs a été principalement développée par Cùk et Middlebrook. Pour exposer le principe, l'exemple du convertisseur **Boost** décrit par la Figure 2.5 est considéré. Les variables d'états d'un convertisseur sont associées aux éléments stockant de l'énergie, à savoir les inductances sous forme magnétique et les condensateurs sous forme capacitive. Ainsi, dans le cas du Boost, les variables d'états sont le courant circulant au travers de l'inductance **L**, noté x_1, et la tension aux bornes de la capacité **C**, noté x_2. Les équations dynamiques sont écrites pour les différents états

de l'interrupteur **S** et de la diode **D** qui dans le cas d'un fonctionnement **CCM** sont au nombre de deux tels que :

Mode 1 : ***U(t)*=1** L'interrupteur est fermé, on obtient alors les relations suivantes faisant intervenir les déférentes grandeurs d'état :

$$\boldsymbol{V_{DC} = L\frac{di_L}{dt}} \tag{2. 16}$$

$$\boldsymbol{C\frac{dv}{dt} + \frac{v_s}{R_L} = 0} \tag{2. 17}$$

On peut réécrire ce système d'équations sous la forme d'une équation d'état :

$$\begin{cases} \dot{x} = \begin{pmatrix} 0 & 0 \\ 0 & -\frac{1}{R_L C} \end{pmatrix} x + \begin{pmatrix} \frac{V_{DC}}{L} \\ 0 \end{pmatrix} \\ \dot{x} = A_1 x + B_1 \end{cases} \tag{2. 18}$$

Mode 2 : ***U(t)* = 0** L'interrupteur est ouvert, on a alors les relations suivantes :

$$\boldsymbol{V_{DC} = L\frac{di_L}{dt} + v_s} \tag{2. 19}$$

$$\boldsymbol{i_L = C\frac{dv}{dt} + \frac{v_s}{R_L}} \tag{2. 20}$$

On obtient l'équation d'état suivante :

$$\boldsymbol{\dot{x} = \begin{pmatrix} 0 & 0 \\ \frac{1}{C} & -\frac{1}{R_L C} \end{pmatrix} x + \begin{pmatrix} \frac{V_{DC}}{L} \\ 0 \end{pmatrix} = A_2 x + B_2} \tag{2. 21}$$

Sur une période de temps **T**, le système est dans l'état 1 pendant une durée **αT** et dans l'état 2 pendant une durée **(1−α)T**. Le comportement dynamique moyen du système sur une période **T** est :

$$\boldsymbol{< \dot{x} >= \frac{1}{T}\int_0^T \dot{x}\, dt} \tag{2. 22}$$

$$\boldsymbol{= \frac{1}{T}\int_0^{\alpha T} \dot{x_{E1}}\, dt + \frac{1}{T}\int_{\alpha T}^{T} \dot{x_{E2}}\, dt} \tag{2. 23}$$

$$\boldsymbol{= \alpha < \dot{x_{E1}} > + (1-\alpha) < \dot{x_{E2}} >} \tag{2. 24}$$

ainsi il est possible d'écrire l'équation dynamique moyenne du Buck sous la forme

$$< \dot{x} > + A < x > + Bu \tag{2. 25}$$

avec $A = \alpha A1 + (1-\alpha)A2$ *et* $B = \alpha B1 + (1-\alpha)B2$. Il en découle

$$A = \begin{pmatrix} 0 & -\frac{1-\alpha}{L} \\ \frac{1-\alpha}{C} & -\frac{1}{R_L C} \end{pmatrix} \quad B = \begin{pmatrix} \frac{V_{DC}}{L} \\ 0 \end{pmatrix} \tag{2. 26}$$

à partir de cette modélisation, il est facile d'appliquer tout l'arsenal d'outils connus sur les systèmes linéaires.

2.4 Modes commande

Les interrupteurs des convertisseurs de puissance sont contrôlés par un signal, ***U(t)***, modulé par largeur d'impulsion α nommé rapport cyclique. Il s'agit du rapport entre le temps de fermeture de l'interrupteur sur la période de découpage **T**. Si l'on considère le cas du **Boost** en fonctionnement **CCM**, la fermeture de l'interrupteur ($U = 1$) implique que la dynamique du convertisseur est celle du mode 1 et l'ouverture de l'interrupteur implique la dynamique du mode 2. L'objectif de la régulation des convertisseurs de puissance est de trouver le rapport cyclique permettant de maintenir en sortie une valeur de tension stable. Pour cela, plusieurs techniques sont utilisées.

2.4.1 Mode tension

Cette technique est utilisée pour les premiers régulateurs à découpage. Le principe de base du Mode tension est illustré par la Figure 2.6. Le contrôle Mode tension représente la méthode la plus élémentaire, dans laquelle la tension de sortie est renvoyée par une boucle de rétroaction. La tension différentielle, qui est obtenue pour comparer la tension de sortie avec la tension de référence par un amplificateur comparateur, est comparée à un signal en dent de scie pour générer un signal **PWM** de commande. Ainsi, le rapport cyclique du signal **PWM** permettant de contrôler la tension de sortie vers sa tension de référence est déterminé. Les avantages de cette méthode sont sa relative simplicité fondée sur l'utilisation d'une boucle de rétroaction composée uniquement de la tension de sortie ainsi qu'une tolérance relativement élevée aux bruits. La rétroaction est souvent associée à un correcteur **PID** [96].



Figure 2.6: Schéma d'une régulation Mode Tension

2.4.2 Mode courant

La commande Mode courant est une technique de régulation pour corriger les faiblesses de la méthode de contrôle en mode tension. Le principe de base du Mode courant est illustré par la Figure 2.7. Comme le mode courant a deux boucles de rétroaction : une boucle de tension et une boucle de courant, le contrôle exercé est plus complexe. Cependant, le mode courant a l'avantage d'une conception du circuit de compensation de phase simplifiée. Parmi les autres avantages, la boucle de rétroaction est très stable et permet une réponse transitoire de charge plus rapide que celle du mode tension. Un inconvénient est la faible tolérance au bruit due à la sensibilité élevée de la mesure du courant [96].



Figure 2.7: Schéma d'une régulation Mode Courant

2.5 Commande Par hystérésis

La méthode de contrôle par hystérésis a été développée pour répondre aux exigences des variations de charge très rapide. La méthode surveille directement la tension de sortie au moyen d'un comparateur sans passer par un correcteur. Lorsqu'il détecte que la tension de sortie a dépassée ou est chutée en dessous d'un seuil déni, le comparateur active et désactive directement l'interrupteur. Deux méthodes de commande sont disponibles : détection d'une

tension inférieure au seuil avec un temps de marche et détection au-dessus du seuil avec un temps d'arrêt [96]. Cette méthode a les avantages d'une réponse transitoire extrêmement rapide grâce au contrôle direct exercé par un comparateur et à l'élimination de la nécessité d'une compensation de phase. La méthode implique des fréquences de commutations variables [97].

2.6 Commande proposée (Dichotomie)

La recherche est très active concernant la régulation des systèmes hybrides, et plus précisément des systèmes affines commutés dont les convertisseurs de puissance font partie. L'étude de la stabilité des convertisseurs est complexe par leur nature non linéaire et les outils classiques ne sont pas suffisants pour garantir des résultats satisfaisants [98]. Des méthodes mathématiques plus robustes existent dans la littérature. Dans la suite on présente une méthode appliquée aux convertisseurs permettant d'obtenir une convergence très rapide. Cette méthode est déduite de la méthode de résolution des équations non linéaire connue par la méthode de dichotomie.

Soit la fonction réelle *f* définie sur un intervalle $[a, b]$, avec $a < b$, et continue sur cet intervalle (Figure 2.8) [97]. On suppose que f admet une unique racine sur $I =]a, b[$, c'est-`a-dire qu'il existe un unique $\alpha \in I$ tel que $f(\alpha) = 0$.



Figure 2.8: Résolution d'une équation $f(x)=0$

On considère un intervalle $[a, b]$ et une fonction f continue sur l'intervalle $[a, b]$ dans $\mathscr{R}$. On suppose que $f(a).f(b) < 0$ et que l'équation $f(x) = 0$ admet une unique solution α sur l'intervalle $]a, b[$.

La méthode de dichotomie consiste à construire une suite (x_n) qui converge vers α de la manière suivante :

Initialisation : on prend pour x_0 le milieu de $[a, b]$.

$$x_0 = \frac{(b + a)}{2} \tag{2. 27}$$

- ✓ Si $f(a).f(x_0) < 0$, alors $\alpha \in]a, x_0[$. On pose $a_1 = a$, $b_1 = x_0$.
- ✓ Si $f(a).f(x0) = 0$, alors $\alpha = x_0$.
- ✓ Si $f(a).f(x0) > 0$, alors $\alpha \in]x_0, b[$. On pose $a_1 = x_0$, $b_1 = b$.

On prend alors pour x_1 le milieu de $[a_1, b_1]$.

$$x_1 = \frac{(b_1 + a_1)}{2} \tag{2. 28}$$

On construit ainsi une suite :

$$x_0 = \frac{(b + a)}{2}, x_1 = \frac{(b_1 + a_1)}{2}, \dots, x_{n-1} = \frac{(b_{n-1} + a_{n-1})}{2} \tag{2. 29}$$

Telle que

$$|\alpha - x_{n-1}| \leq \frac{(b - a)}{2^n} \tag{2. 30}$$

Etant donné une précision ε, cette méthode permet d'approcher α en un nombre prévisible d'itérations (n). Les principes de construction suivants consistent à transformer l'équation

$$f(x) = 0 \tag{2. 31}$$

En une équation équivalente. On peut poser par exemple

$$g(x) = f(x) - \beta \tag{2. 32}$$

Géométriquement, on a remplacé la recherche de l'intersection du graphe de la fonction f avec l'axe Ox, par la recherche de l'intersection de la droite d'équation $y = \beta$ avec la courbe d'équation $y = g(x)$ (Figure 2.9)



Figure 2.9: Transformation de la résolution d'une équation ***f(x)=Cte***

Le choix d'une méthode est conditionné par les réponses aux questions suivantes :

1) La suite (x_n) converge-t-elle ?
2) Si la suite converge, sa limite est-elle α ?
3) Si on veut la solution à ε près, comment arrêter les itérations dès que cette condition est remplie ?

Comme dans tout calcul, on désire obtenir rapidement le résultat approché, il faudra donc estimer la manière dont évolue l'erreur $e = x_n - \alpha$ au cours des itérations.

Les deux premières questions sont purement mathématiques. La dernière est numérique, car on ne peut effectuer qu'un nombre fini d'itérations pour le calcul.

La continuité des fonctions considérées permet de répondre à la question 2 : si la suite converge, elle converge vers une racine de l'´équation ; si, de plus, $x_n \in I$, pour tout n, alors par unicité de la racine dans I, la suite converge vers α.

2.7 Conclusion

L'étude bibliographique sur le **MOSFET** de puissance montre qu'une modélisation précise du comportement de celui-ci est bien possible avec un modèle constitué d'un cœur issu d'une étude statique (la source de courant qui décrit le fonctionnement du **MOSFET**) et des éléments parasites. La précision du modèle dépend principalement de la précision de la caractérisation des paramètres et en particulier de la détermination des capacités non-linéaires. De grandes variations de la capacité d'entrée et la capacité Miller au voisinage de la tension de seuil et de la tension conductrice sont à prendre en compte pour une simulation fine. Dans ce chapitre nous montrera notamment que les éléments parasites du câblage peuvent avoir une influence importante sur les vitesses de commutation des divers semiconducteurs, et de ce fait sur les équilibres des contraintes tant en courant qu'en tension dans le cadre d'association de composants en série ou en parallèle. Les aspects inductifs seront particulièrement importants pour la mise en parallèle. Pour ce qui concerne la mise en série, les capacités (de mode commun) auront un impact prépondérant. Nous avons présenté, dans un premier temps, les modélisations précises des semi-conducteurs (**MOSFET**). Les méthodes de commande et régulation ont été présentées et en particulier la méthode de dichotomie qui sera implémenté dans une carte a microcontrôleur.

3 CHAPITRE 3 : MODELISATION DU CONVERTISSEUR ELEVATEUR DC-DC

3.1 Introduction

Le convertisseur élévateur une cellule de commutation, la représentation énergétique de ce convertisseur permet d'affirmer, en tenant compte de l'hypothèse, que les pertes dans les capacités d'entrée et de sortie sont faibles et par conséquent négligées [104]. Les pertes dans la cellule de commutation dépendent des composants utilisés et du mode de fonctionnement du convertisseur. Dans ce chapitre la cellule de commutation élévatrice sera étudiée et modélisée.

3.2 Les convertisseurs de puissance DC-DC

Les convertisseurs de puissance continu-continu (DC-DC) sont des systèmes électriques utilisés pour adapter l'énergie d'une source à une charge. La manière dont l'énergie est transformée dépend de la structure du convertisseur nommée topologie. De nombreuses topologies de convertisseurs existent et la recherche est toujours active dans ce domaine pour trouver des structures avec de meilleures performances [105]. Le choix de la topologie est un point important du développement car chaque topologie possède ses plages de fonctionnements propres, ses avantages et ses inconvénients.

3.2.1 Topologies de convertisseurs DC-DC

Le fonctionnement d'un convertisseur est directement lié à sa topologie : il s'agit du schéma électrique représentant de celui-ci. Parmi les topologies les plus connues, il existe le **Buck**, le **Boost**, le **Buck-Boost**, le **Flyback**, le **Cùk** ou encore le **SEPIC** [106]. Ces convertisseurs possèdent chacun un domaine d'application propriétaire. Ce sont des systèmes composés d'éléments passifs linéaires comme des résistances, des capacités ou des inductances, d'éléments passifs non linéaires comme les diodes et d'éléments actifs non linéaires comme les transistors (interrupteurs). L'état des interrupteurs constitue le seul élément de contrôle des convertisseurs de puissance mais pas le seul influant sur leur dynamique. Les diodes sont, au même titre que les transistors des interrupteurs à la différence qu'elles ne sont pas commandées. Ainsi, la dynamique de fonctionnement des convertisseurs est liée à l'état des transistors mais aussi à l'état des diodes. Généralement, le transistor et la diode fonctionnent en complémentaire [107]. Lorsque le transistor est passant, la diode est bloquée et lorsque le transistor est bloqué la diode est passante. Ce mode de fonctionnement est dit « Mode de Conduction Continue » ou en anglais **CCM** (**C**ontinuous **C**onduction **M**ode). Lorsque la diode se bloque pendant que le transistor est lui-même bloqué, le mode de fonctionnement du convertisseur est dit « Mode de Conduction Discontinue » ou en anglais **DCM** (**D**iscontinuous

Conduction **M**ode). Les topologies des principaux convertisseurs sont décrites par les Figure 3.1, Figure 3.2 et Figure 3.3. Ces structures de convertisseurs sont communément appelées « convertisseur statique ».



Figure 3.1: Convertisseur DC-DC **Buck**,



Figure 3.2: Convertisseur DC-DC **Boost**



Figure 3.3: Convertisseur DC-DC **Buck-Boost**

3.2.2 Principe de fonctionnement d'un convertisseur DC-DC

Les convertisseurs cités précédemment fonctionnent sur le même principe. Ces dispositifs sont alimentés par une source de tension $\mathbf{V_{DC}}$ et délivrent une tension $\mathbf{V_S}$ en sortie. Pour adapter l'énergie entre l'entrée et la sortie, les convertisseurs fonctionnent sur un régime périodique de période **T**, dite période de découpage. La première phase, $t \in [0, \alpha T]$, l'interrupteur **K1** est fermé et de l'énergie est stockée sous forme magnétique dans l'inductance **L**. Lors de la seconde phase, $t \in [\alpha, T]$, l'interrupteur **K1** est ouvert et **K2** est fermé, l'énergie magnétique stockée lors de la première phase est transmise à la sortie. Dans un cas idéal, la quantité de l'énergie stockée est égale à l'énergie transmise. Ainsi, le rapport

cyclique **α** permet de contrôler la quantité d'énergie en sortie du convertisseur. Généralement, les convertisseurs de puissance sont contrôlés par l'injection d'un signal **PWM** sur l'interrupteur **K1** qui permet de régler la tension de sortie V_{S0} en fonction de la tension d'entrée V_{DC} et de la charge R_L en sortie en adaptant le rapport cyclique **α**. Chaque convertisseur possède des formes d'ondes qui lui sont propres.

3.3 Convertisseur DC-DC élévateur

3.3.1 Principe

Le principe d'un tel convertisseur est d'assurer le transfert d'énergie entre une source de courant continu, et une charge de tension continue Figure 3.4.



Figure 3.4: Convertisseur **Boost**

Par un tel convertisseur, on cherche à fixer la tension moyenne **<Vs>** en sortie du convertisseur, qui réponde aux critères suivants :

- ✓ **<Vs> > Ve**
- ✓ **<Vs>** soit réglable

3.3.2 Structure

La structure de convertisseur DC-DC élévateur « **Boost** » est constituée d'une cellule de commutation, Figure. 3.5.



Figure 3.5: Structure de convertisseur DC-DC élévateur



Figure 3.6: Grandeurs électriques caractéristiques du **Boost**

Suivant l'états des interrupteurs **K1** et **K2**, deux états sont possibles, Figure 3.6 :

K1 fermé « On » et **K2** ouvert « **Off** ». Les conditions de fonctionnement sont les suivantes :

$$\begin{cases} \boldsymbol{VDC = Vs} \\ \boldsymbol{Is = Ie} \end{cases} \quad (3.\ 1)$$

K1 ouvert « **Off** » et **K2** fermé « **On** ». Les conditions de fonctionnement sont les suivantes :

$$\begin{cases} \boldsymbol{VDC = 0} \\ \boldsymbol{Is = 0} \end{cases} \quad (3.\ 2)$$

3.3.3 Caractéristiques des interrupteurs

Nous considérons des sources de courant et de tension qui sont respectivement unidirectionnelles en tension et en courant. En regard de la représentation Figure 3.5, on peut écrire :

$$\begin{cases} \boldsymbol{VK2 - VK1 = Vs} \\ \boldsymbol{IK1 + IK2 = Ie} \end{cases} \quad (3.\ 3)$$

Suivant les états respectifs des deux interrupteurs, on peut donc écrire :

K1 ferme et **K2** ouvert :

$$\begin{cases} \boldsymbol{VK2 = Vs} \\ \boldsymbol{IK1 = Ie} \end{cases} \quad (3.\ 4)$$

K1ouvert **K2** ferme :

$$\begin{cases} \boldsymbol{VK1 = -Vs} \\ \boldsymbol{IK2 = Ie} \end{cases} \quad (3.\ 5)$$

Deux segments suffisent pour caractériser les interrupteurs **K1** et **K2**. La Figure 3.7 et la Figure 3.8 nous donnent également les mécanismes de commutation des interrupteurs :

- ✓ ***La fermeture de* K2** : le sens de parcours des trajectoires suivies dans les plans (V_{Ki}, I_{Ki}) est déni par les flèches notées **Am**. Lorsque **K2** est ouvert, celui–ci supporte la tension **Vs**, alors que **K1**, a l'état ferme, conduit le courant **Ie.** La fermeture de **K2** ne sera effective que lorsque l'interrupteur **K1** supportera une tension **−Vs**. Il est impossible, dans le plan (V_{Ki}, I_{Ki}), d'obtenir une trajectoire qui traverse le quadrant $V_{K1}I_{K1} < 0$. Le blocage de **K1** ne peut donc se faire qu'en longeant les axes de la caractéristique statique de **K1**. Ceci définit une commutation spontanée : annulation du courant dans **K1**, puis application d'une tension inverse (négative). Le processus de commutation est donc le suivant :
    - Commutation du courant de **K1** vers **K2**. Pendant cette phase, la tension reste nulle aux bornes de **K1**, et vaut toujours **Vs** aux bornes de **K2**.
    - La tension aux bornes de **K2** s'effondre, alors qu'une tension inverse s'établit aux bornes de **K1**



Figure 3.7: Caractéristiques statiques de l'interrupteur **K2**

Au contraire de **K1**, la commutation de **K2** traverse le quadrant $V_{K2}.I_{K2} > 0$, ce qui est caractéristique d'une commutation forcée. Il s'agit donc d'une fermeture commandée de **K2** qui entraîne l'ouverture 'spontanée' de **K1**.

- ✓ ***Blocage de* K2 :** le sens de parcours des trajectoires suivies dans les plans (V_{Ki},I_{Ki}) est défini par les flèches notées B_l. Lorsque **K2** est fermé, celui–ci conduit le courant **Ie**, alors que **K1**, a l'état ouvert, supporte une tension **−Vs**. L'ouverture de **K2** ne sera effectif que lorsque l'interrupteur **K1** assumera l'intégralité du courant **Ie**. Il est impossible, dans le plan (V_{K1},I_{K1}), d'obtenir une trajectoire qui traverse le quadrant $V_{K1}I_{K1} < 0$. La fermeture de **K1** ne peut donc se faire qu'en longeant les axes de la caractéristique statique de **K1**. Ceci définit une commutation 'spontanée': annulation de la tension inverse aux bornes de **K1**, puis établissement du courant. Le processus de commutation est donc le suivant :

- La tension aux bornes de **K1** s'annule, alors qu'une tension aux bornes de **K2** s'établit,
- Commutation du courant de **K2** vers **K1**. Pendant cette phase, la tension reste nulle aux bornes de **K1**, et vaut toujours **Vs** aux bornes de **K2**.

Lors de cette phase, la commutation de **K2** traverse le quadrant $\mathbf{V_{K2}I_{K2}} > 0$, ce qui est caractéristique d'une commutation commandée. Il s'agit donc d'une ouverture forcée de **K2** qui entraîne l'ouverture spontanée de **K1**.



Figure 3.8: Caractéristiques statiques de l'interrupteur **K1**

3.3.4 Récapitulatif

Outre la définition de la structure de base d'un convertisseur DC-DC élévateur '**Boost**', nous venons de soulever deux points. Le premier est relatif à la nature des commutations des interrupteurs **K1** et **K2** : la fermeture et l'ouverture commandés de **K2** entraînent respectivement l'ouverture et la fermeture spontanées de **K1**. Le second est relatif aux natures de interrupteurs **K1** et **K2** :

- ✓ Interrupteurs **K1** : cet interrupteur doit supporter une tension inverse, et doit pouvoir conduire un courant positif. En outre, sa fermeture et son ouverture peuvent être spontanés. Cet interrupteur sera donc de type diode.
- ✓ Interrupteur **K2** : cet interrupteur doit supporter une tension positive, et doit pouvoir conduire un courant positif. En outre, toutes les commutations de cet interrupteur doivent être commandées. Cet interrupteur pourra donc être de type transistor (bipolaire, **MOSFET**, **IGBT** ou **GTO**).

Nous sommes ainsi en mesure de définir plus précisément la structure d'un hacheur élévateur Figure 3.9.



Figure 3.9: Hacheur élévateur courant-tension

Sur cette représentation, l'interrupteur commandé à la fermeture et l'ouverture est un **MOSFET**. Ses commutations commandées entraîneront les commutations spontanées de la diode **D**.

3.4 Relations fondamentales

Afin de définir les relations fondamentales qui régissent le fonctionnement d'un hacheur élévateur « **Boost** », nous nous referons au schéma Figure 3.10.



Figure 3.10: Hacheur élévateur tension-tension

Rien n'est fondamentalement changé par rapport au schéma proposé Figure 3.5. Nous avons simplement précisé les natures des sources de courant et de tension, sachant que dans le présent contexte, nous nous attachons au transfert d'énergie de la source de tension vers la charge R_L :

- ✓ Source de courant : cette source fournit de l'énergie. Nous avons donc choisi de la représenter par un générateur de tension $\mathbf{V_{DC}}$ (type batterie par exemple), en série duquel nous avons placé une inductance pour conférer à l'ensemble le caractère source de courant requis. La tension imposée au convertisseur par cette source est la tension **Ve**.
- ✓ Récepteur de tension : ce récepteur est la charge. Elle comprend une résistance (charge continue type), en parallèle de laquelle on place un condensateur pour conférer à l'ensemble le caractère source de tension requis.

Les formes d'ondes des courant et tensions dans le convertisseur, ainsi que dans sa charge sont données à titre d'illustration Figure 3.11.



Figure 3.11: Grandeurs caractéristiques (Tensions)

Suivant les états respectifs des interrupteurs **S** et **D**, la tension **Ve** vaut (24V) ou bien 0V, et est par conséquent constituée de créneaux. On notera le rapport deux entre la tension $\mathbf{V_{DC}}$ et la tension **Vs**, ce qui justifie le qualificatif (élévateur) de ce convertisseur.

Pour les courants, nous l'avons représenté Figure 3.12:



Figure 3.12: Grandeurs caractéristiques Courants

- ✓ Le courant **Ie** dans l'inductance **L** : Ce courant est constitué d'une valeur moyenne, ainsi que d'une ondulation autour de cette valeur moyenne.
- ✓ Le courant **Iso** dans la résistance de charge **RL**, dont on peut considérer l'ondulation résiduelle comme parfaitement négligeable devant la valeur moyenne. Le condensateur **C** a été dimensionné suivant la charge et la fréquence de découpage **F**. On notera ´également le rapport deux existant entre la valeur moyenne de **Ie** et **Is0**.
- ✓ Le courant dans le transistor ***S*** : lorsque celui–ci est passant, alors **ID = Ie**. Cette phase correspond à la phase de croissance du courant dans l'inductance **L**.
- ✓ Le courant dans la diode **D** : lorsque celle–ci est passante, alors **Ie = ID = Is.** Cette phase correspond à la phase de décroissance du courant dans l'inductance **L**.

Dans le cadre du fonctionnement d'un hacheur élévateur tel que nous l'avons illustré, nous pratiquerons les hypothèses de travail suivantes afin de déterminer les relations fondamentales qui en régissent le fonctionnement :

- ✓ On considère la période de commutation **T** des interrupteurs largement inferieure a la période '$\mathbf{T_0}$' de résonance du circuit constitue par **L** et C lorsque le transistor **T** est passant.

$$\mathbf{T} \ll \mathbf{T_0} \tag{3. 6}$$

- ✓ On considère que l'ondulation I_{s0} du courant dans la charge $\mathbf{R_L}$ est négligeable devant **Is**.
- ✓ En régime permanent, la composante moyenne <**Ic** > du courant dans le condensateur **C** est nulle. Par conséquent, et compte tenu des hypothèses précédentes :

$$< \mathbf{I_S} >= \mathbf{I_{SO}} \tag{3. 7}$$

$$\mathbf{I_{CS}} = \widetilde{\boldsymbol{\iota_S}} \tag{3. 8}$$

- ✓ On considère que les ondulations de la tension ***Vs*** sont n´négligeables devant sa valeur moyenne. Ainsi, pour la tension de sortie, nous considérerons que :

$$\mathbf{V_S} = \mathbf{V_{SO}} =< \mathbf{V_S} > \tag{3. 9}$$

On doit souligner que ces hypothèses de travail ne sont quasiment pas restrictives, car le dimensionnement des ´éléments de ce convertisseur permet d'agir dans le sens du respect de ces hypothèses, qui sont souvent des critères de dimensionnement.

3.4.1 Valeur moyenne de la tension de sortie

Afin de d´déterminer l'expression de la valeur moyenne de la tension en sortie de convertisseur élévateur, nous nous referons au schéma Figure 3.10. Nous avons représenté la tension $\mathbf{V_L}$ aux bornes de l'inductance, ainsi que les variations du courant **Ie** qui la traverse (Figure 3.13). On définit α le rapport cyclique, comme le rapport entre la durée d'amorçage du transistor et la période de commutation du convertisseur **T**. La tension $\mathbf{V_L}$ dépend de la phase de fonctionnement du convertisseur considérée :

Pendant [$\mathbf{0}$, $\boldsymbol{\alpha}\mathbf{T}$] :

$$\mathbf{V_L} = \mathbf{V_{DC}} \tag{3. 10}$$

Pendant [$\boldsymbol{\alpha}\mathbf{T}$, $(1-\boldsymbol{\alpha})\mathbf{T}$]:

$$\mathbf{V_L} = \mathbf{V_{DC}} - \mathbf{V_S} \tag{3. 11}$$



Figure 3.13: Tension V_L aux bornes de l'inductance **L**

On peut ainsi calculer l'expression VL_0 la valeur moyenne de V_L :

$$< V_L >= \frac{1}{T}\int_0^T V_L(t)dt \tag{3. 12}$$

$$< V_L >= \frac{1}{T}\int_0^{\alpha T} V_{DC}dt + \frac{1}{T}\int_{\alpha T}^{T}(V_{DC} - V_{S0})dt \tag{3. 13}$$

$$< V_L >= \alpha V_{DC} + (V_{DC} - V_{S0})(1 - \alpha) \tag{3. 14}$$

En régime permanent, la tension moyenne aux bornes de l'inductance **L** est nulle. Par conséquent :

$$< V_L >= 0 \ \rightarrow \ V_{S0} = \frac{1}{1-\alpha}V_{DC} \tag{3. 15}$$

Une telle relation illustre la nature ((´élévateur)) du convertisseur considère. Le rapport cyclique pouvant varier de 0 à 1, la tension V_{s0} en sortie peut varier de V_{DC}... à l'infini. Il est bien entendu que ce dernier cas peut s'avérer ((problématique)) pour le dimensionnement du convertisseur : il faudrait trouver la diode et le transistor capables de tenir une tension infinie ! Malgré cette restriction (qui peut rendre un tel convertisseur difficile à commander), le convertisseur élévateur permet donc, grâce à la valeur du rapport cyclique α d'obtenir en sortie une tension plus élevée que celle appliquée en entrée.

3.4.2 Ondulation de la tension de sortie

Les hypothèses adoptées conduisent à négliger l'ondulation de la tension **Vso**, considérée minime devant les grandeurs continues. Nous devons cependant définir une relation qui permette de lier cette ondulation aux paramètres du convertisseur, afin d'être en mesure de dimensionner le condensateur pour justifier notre hypothèse

de travail. Pour définir l'ondulation $\tilde{V}so$ de la tension en sortie **Vso**, nous nous referons au schéma Figure 3.10.



Figure 3.14: Ondulation de la tension de sortie

Compte tenu des hypothèses de travail adoptées, on peut décomposer le courant Is en une composante moyenne <**Is**> et une composante variable **ĩs** , telles que:

$$\mathbf{I_S} = < \mathbf{I_s} > + \tilde{\mathbf{i}}\mathbf{s} \tag{3. 16}$$

Avec

$$\begin{cases} < \mathbf{I_s} \geq \mathbf{I_{S0}} \\ \tilde{\mathbf{i}}\mathbf{s} = \mathbf{I_C} \end{cases} \tag{3. 17}$$

Ces propriétés sont représentées sur la Figure 3.14. Le courant $\mathbf{I_c}$ dans le condensateur est donc constitué de créneaux qui valent respectivement $\mathbf{Ie - I_{so}}$ (pendant $\mathbf{(1-\alpha)T}$) et $\mathbf{-I_{so}}$ (pendant $\boldsymbol{\alpha}\mathbf{T}$). Les variation $\tilde{\mathbf{I}}\mathbf{so}$ de la tension de sortie sont définies par la relation :

$$\mathbf{I_c} = \mathbf{C}\frac{\mathbf{d}\tilde{\mathbf{V}}\mathbf{s}}{\mathbf{dt}} \tag{3. 18}$$

La tension aux bornes du condensateur **C** varie linéairement, ce qui permet d'´écrire, sur la durée $\mathbf{(1-\alpha)T}$:

$$\tilde{\mathbf{V}}_\mathbf{S} = \frac{\mathbf{1}}{\mathbf{C}}\int_{\mathbf{0}}^{\mathbf{(1-\alpha)T}} (\mathbf{I_e} - \mathbf{I_{so}})\mathbf{dt} \tag{3. 19}$$

$$\tilde{\mathbf{V}}_\mathbf{S} = \frac{\mathbf{1}}{\mathbf{C}}[(\mathbf{I_e} - \mathbf{I_{so}})\mathbf{t}]_{\mathbf{0}}^{\mathbf{(1-\alpha)T}} \tag{3. 20}$$

Donc

$$\tilde{\mathbf{V}}_\mathbf{S} = \frac{\mathbf{1}}{\mathbf{C}}[(\mathbf{I_e} - \mathbf{I_{so}})\mathbf{t}]_{\mathbf{0}}^{\mathbf{(1-\alpha)T}} \tag{3. 21}$$

$$\Delta V_{so} = \frac{1}{C} I_{so} \alpha T \tag{3. 22}$$

$$\Delta V_{so} = \frac{1}{R_L C F} V_{so} \alpha \tag{3. 23}$$

$$\Delta V_{so} = \frac{V_e}{R_L C F} \frac{\alpha}{1-\alpha} \tag{3. 24}$$

Où ΔV_{so} représente la valeur maximale crête à crête des ondulations en sortie du convertisseur. Ces ondulations sont bien évidemment fonction des paramètres du système, mais également du rapport cyclique $\boldsymbol{\alpha}$.

Lorsque les paramètres R_L, **C**, **F** et **Ve** sont fixes, l'amplitude des ondulations de V_{so} est d'autant plus grande que le rapport cyclique est élevé. Pour fixer la valeur de ΔV_{so} au moyen de **C** on devra donc travailler sur un ((pire cas)), en considérant la valeur maximale que peut prendre **α**. Cela conduit cependant à ((surdimensionner)) la capacité de **C** si le fonctionnement du convertisseur se fait à une valeur de α nettement en dessous de la valeur considérée lors du dimensionnement. On notera cependant l'intérêt de choisir pour la fréquence de commutation F du convertisseur une valeur la plus élevée possible. Cela permet de réduire d'autant la capacité du condensateur **C** [112].

3.4.3 Courant en sortie *Iso*

Les courants en sortie du convertisseur **Is** et **Iso** sont représentés sur la Figure 3.15.

On distingue deux phases :



Figure 3.15: Courant en sortie du convertisseur

Le transistor **S** bloqué : pendant une durée **(1− α)T**, la diode **D** est enclenchée afin d'assurer la continuité du courant dans l'inductance **L**. Par voie de conséquence :

$$\mathbf{I_e = I_S} \tag{3. 25}$$

En négligeant l'ondulation du courant **Ie** devant les valeurs moyennes considérées, on peut écrire :

$$\mathbf{I_{S0} =< I_S >= \frac{1}{T}\int_0^T I_S(t)dt} \tag{3. 26}$$

$$\mathbf{I_{S0} = \frac{1}{T}\int_0^{(1-\alpha)T} I_e(t)dt} \tag{3. 27}$$

$$\mathbf{I_{S0} = (1-\alpha)\, I_e} \tag{3. 28}$$

On notera que cette relation est duale à celle définissant la tension moyenne en sortie du convertisseur [50]. Si le convertisseur **Boost** est un élévateur de tension, il est également abaisseur de courant. Compte tenu des hypothèses de travail pratiquées (rendement de la cellule de commutation unitaire), la puissance en sortie $\mathbf{V_{S0}I_{S0}}$ est identique à la puissance injectée en entrée $\mathbf{V_{DC}I_e}$

3.4.4 Ondulation du courant d'entrée

Nous donnons les représentations de la tension V_L aux bornes de l'inductance **L**, ainsi que des variations $\tilde{\imath}_S$ du courant I_e autour de sa valeur moyenne Figure 3.16.



Figure 3.16: Ondulation de courant dans l'inductance **L**

Compte tenu des hypothèses de travail adoptées, les variations $\tilde{\imath}_e$ sont linéaires :

- ✓ Pendant **αT** : le transistor **S** est amorcé. La tension aux bornes de **L** vaut **Ve**. Cette phase correspond à la croissance du courant dans l'inductance.
- ✓ Pendant **(1 − α)T** : la diode **D** est passante. La tension aux bornes de **L** vaut $\mathbf{V_{DC}-Vso}$. Nous avons démontré précédemment que **Vso** > $\mathbf{V_{DC}}$. Par

conséquent, la tension $\mathbf{V_L}$ est négative, ce qui correspond à la décroissance du courant dans l'inductance.

Pendant la phase ou $\mathbf{V_L}$ est positive, on peut écrire :

$$\mathbf{V_L = V_{DC} = L\frac{\Delta I_e}{\alpha T}} \qquad (3.\ 29)$$

Où

$\Delta \boldsymbol{I_e}$ est l'amplitude des ondulations du courant $\mathbf{I_e}$.

Il vient donc :

$$\mathbf{\Delta I_e = \frac{V_e}{LF}\alpha} \qquad (3.\ 30)$$

Les ondulations du courant $\mathbf{I_e}$ sont ainsi directement proportionnelles au rapport cyclique $\boldsymbol{\alpha}$. Pour dimensionner $\mathbf{L}$, on aura donc soin de considérer la valeur maximale que peut prendre α, afin que $\mathbf{\Delta I_e}$ ne d´epasse jamais la valeur prescrite. On prendra en compte l'influence de la fréquence de commutation $\mathbf{F}$, que l'on choisira la plus élevée possible : cela permet de réduire la valeur de $\mathbf{L}$ permettant de fixer $\mathbf{\Delta I_e}$

3.5 Modes de conduction

Le convertisseur **Boost** est caractérisé par trois régimes de fonctionnement distincts :

- ✓ Conduction continue : le courant $\mathbf{I_e}$ ne s'annule jamais. Toutes les relations que nous venons d'établir se réfèrent à ce régime de fonctionnement.
- ✓ Conduction critique : le courant s'annule ponctuellement lorsque, compte tenu de ses ondulations, sa valeur moyenne est telle que sa valeur minimale vaut zéro.
- ✓ Conduction discontinue : le courant $\mathbf{I_e}$ prend une valeur nulle, pendant une durée supérieure à zéro.

Nous définirons dans un premier temps le régime de conduction discontinu. Ce fonctionnement est obtenu sous la condition suivante :

$$\mathbf{<I_e> = \frac{1}{2}\Delta I_e} \qquad (3.\ 31)$$

D'après la relation (3.28), il vient :

$$\mathbf{I_{so_lim} = \frac{1}{2}\Delta I_e(1-\alpha)} \qquad (3.\ 32)$$

Ou $\mathbf{I_{so_lim}}$ est la valeur limite de $\mathbf{I_{so}}$ pour laquelle on observe la conduction discontinue.

Le report de (3.30) dans cette dernière équation donne la condition de fonctionnement en conduction critique :

$$\mathbf{I_{so_lim}} = \frac{\mathbf{V_{DC}}}{\mathbf{2LF}}(\mathbf{1}-\boldsymbol{\alpha})\boldsymbol{\alpha} \qquad (3.\ 33)$$

Pour ce qui est de la conduction discontinue, nous nous referons au schéma de la Figure. 3.17. On distingue trois phases de fonctionnement :

- ✓ Pendant **αT** : le transistor est amorcé. La tension appliquée aux bornes de l'inductance **L** vaut $\mathbf{V_{DC}}$. Cette phase correspond à la croissance du courant dans l'inductance **L**.
- ✓ Pendant **α'T** : le transistor est bloqué, et la diode est passante. La tension appliquée aux bornes de l'inductance **L** vaut $\mathbf{V_{DC}-Vso}$. Comme $\mathbf{Vso > V_{DC}}$, cette tension est négative. Cette phase correspond donc à la décroissance du courant dans **L**.
- ✓ Pendant **(1−α)T − α'T** : le courant s'est annulé dans l'inductance. Il s'est donc également annulé dans la diode **D**. Ceci est une condition de blocage pour la diode. Dans ce cas, le courant est nul dans l'inductance **L**, et le reste. Tous les interrupteurs ´étant bloqués, la tension $\mathbf{V_L}$ aux bornes de **L** est également nulle.



Figure 3.17: Conduction discontinue

La relation (3.15) liant **Vso** et $\mathbf{V_{DC}}$ n'est donc plus applicable, et doit être réévaluée.

La première étape consiste à lier les rapports cycliques α et α':

- ✓ Pendant αT :

$$V_L = V_{DC} = L\frac{\Delta I_e}{dt} \quad (3.\ 34)$$

$$\Delta I_e = \frac{1}{L}V_{DC}\alpha T \quad (3.\ 35)$$

- ✓ Pendant $\alpha' T$:

$$V_L = V_{DC} - V_{so} = L\frac{-\Delta I_e}{dt} \quad (3.\ 36)$$

$$\Delta I_e = \frac{1}{L}(V_{so} - V_{DC})\alpha' T \quad (3.\ 37)$$

D'où il vient :

$$\alpha V_{DC} = (V_{so} - V_{DC})\alpha' \quad (3.\ 38)$$

$$\alpha' = \frac{V_{DC}}{V_{so} - V_{DC}}\alpha \quad (3.\ 39)$$

La seconde étape consiste en l'évaluation du courant en sortie du convertisseur. Comme vu précédemment, nous savons que : **Iso=< Is >.** En outre, **Is = Ie** lorsque la diode **D** est passante (c'est–`a–dire pendant αT). D'après Fig. 1.33, il vient donc aisément :

$$I_{so} = \frac{1}{2}\Delta I_e \alpha' \quad (3.\ 40)$$

On reporte les relations (3.37) et (3.39) dans cette expression :

$$I_{so} = \frac{1}{2L}V_e \alpha T \frac{V_{DC}}{V_{so} - V_{DC}}\alpha \quad (3.\ 41)$$

$$I_{so} = \frac{1}{2LF}\frac{V_{DC}V_{DC}^2}{V_{so} - V_{DC}}\alpha^2 \quad (3.\ 42)$$

A partir de cette relation, on isole le rapport Vso/V_{DC} pour obtenir :

$$\frac{V_{so}}{V_{DC}} = 1 + \frac{V_e}{2LFI_{so}}\alpha^2 \quad (3.\ 43)$$

3.6 Caractéristiques de sortie

Nous possédons à présent tous les éléments qui permettent de définir les caractéristiques de sortie d'un hacheur élévateur, grâce aux relations :

- ✓ (eq 3.15) : valeur moyenne de la tension en sortie du convertisseur en conduction continue,

- ✓ (eq 3.43) : valeur moyenne de la tension en sortie du convertisseur en conduction discontinue,
- ✓ (eq 3.33) : condition de conduction critique.

Nous introduisons les variables normalisées suivantes :

$$\mathbf{y} = \frac{< \mathbf{V_s} >}{\mathbf{V_{DC}}} = \frac{\mathbf{V_{so}}}{\mathbf{V_{DC}}} \tag{3. 44}$$

$$\boldsymbol{x} = \frac{\boldsymbol{LFI_{so}}}{\boldsymbol{V_{DC}}} \tag{3. 45}$$

Si l'on reformule les équations (3.15), (3.33) et (3.43) suivant cette définition, on obtient :

- ✓ Conduction continue :

$$\frac{\mathbf{V_{so}}}{\mathbf{V_{DC}}} = \frac{\mathbf{1}}{\mathbf{1-\alpha}} \Rightarrow \mathbf{y} = \frac{\mathbf{1}}{\mathbf{1-\alpha}} \tag{3. 46}$$

- ✓ Conduction discontinue :

$$\frac{\mathbf{V_{so}}}{\mathbf{V_{DC}}} = \mathbf{1} + \frac{\mathbf{V_e}}{\mathbf{2LFI_{so}}}\boldsymbol{\alpha^2} \Rightarrow \mathbf{y} = \mathbf{1} + \frac{\boldsymbol{\alpha^2}}{\mathbf{2x}} \tag{3. 47}$$

- ✓ Conduction critique :

$$\mathbf{I_{so_lim}} = \frac{\mathbf{V_{DC}}}{\mathbf{2LF}}(\mathbf{1-\alpha})\boldsymbol{\alpha} \Rightarrow \mathbf{x_{lim}} = \frac{\mathbf{1}}{\mathbf{2}}\frac{\mathbf{y-1}}{\mathbf{y^2}} \tag{3. 48}$$

Le tracé de ces relations en variables normalisées est donné (Figure. 3.18), dans le plan (***x,y***), et pour plusieurs valeurs du rapport cyclique **D**.



Figure 3.18: Caractéristiques de sortie du convertisseur **Boost**

On peut sur un tel graphique juger de l'évolution de la tension de sortie du convertisseur **Boost**, suivant que l'on est ou non en mode de conduction continue. Il apparait ainsi la nature ((difficile)) d'un tel convertisseur :

- ✓ En conduction continue la tension moyenne de sortie ne dépend que du rapport cyclique. Cependant, pour les valeurs élevées de **α**, la tension en sortie **Vso** peut prendre des valeurs théoriquement infinies, ce qui peut poser un problème de viabilité d'un tel montage,
- ✓ Les conductions critiques et discontinues imposent de plus une dépendance vis–à-vis du courant moyen **Iso**. Ceci peut limiter les possibilités de Controle du convertisseur a faible charge.
- ✓ La conduction discontinue pose de plus un problème de divergence : la tension **Vso** peut croitre, indépendamment de la valeur faible de **α**.

Ces éléments font du convertisseur **Boost** un montage qui demande un contrôle précis

3.7 Conclusion

Ce chapitre s'est focalisé sur la modélisation de la cellule de commutation d'un convertisseur DC-DC élévateur. Les notions de base liées aux propriétés du convertisseur élévateur, comme les différents modes de conduction ont été présentés et modélisés. Cette modélisation a permis de constater que la meilleure efficacité sur une grande plage de fonctionnement est obtenue en mode de conduction continue. Les commutations étant dures dans ce mode de conduction, la diode doit être rapide permettant ainsi de diminuer les pertes en commutation. Si la conduction discontinue peut être intéressante lorsque des diodes de mauvaises qualités sont utilisées, la variation de la fréquence pour maintenir le convertisseur en conduction critique n'est pas intéressante. En effet, la fréquence de découpage variable conduit à une augmentation des pertes, et d'une manière générale, elle complique la structure de contrôle du convertisseur.

4 CHAPITRE 4 : MINIMISATION DE PERTE D'ENERGIE D'UN CONVERTISSEUR ELEVATEUR DC-DC

4.1 Introduction

Avec la croissance de l'informatique les outils de simulation se sont répondus dans tous les secteurs d'activité. La simulation donne au technicien la possibilité de concevoir et tester leurs prototypes virtuels. Les avantages sont évidents (économie d'argent et gain de temps) [112]. Il est important de valider la conception par un simulateur électrique, ce que l'on propose de faire dans ce chapitre. Pour des raisons de disponibilité et d'universalité, le choix du simulateur retenu a été **PSpice**. L'implantation des modèles de composant dans **PSpice** est devenue possible grâce aux améliorations apportées sur les dernières versions de ce logiciel, ce qui lui donne une grande souplesse. Il est en effet possible de décrire ceux-ci à l'aide de blocs fonctionnels dans lesquels tout type d'équation liant les grandeurs d'entrée à la sortie est envisageable. La validation de prototype virtuel consistera à simuler les commutations dans les mêmes conditions que celles effectuées à l'aide du banc de mesure. L'objectif étant de montrer la validité du modèle dans des conditions d'utilisation plus proches des réalités industrielles.

4.2 Problématique

L'objectif qu'on a fixé est la miniaturisation du convertisseur DC-DC élévateur '**Boost'** ; pour atteindre cet objectif nous devons en premier lieu augmenter la fréquence de découpage de notre convertisseur afin de réduire la taille des composants discrets (inductance, condensateur). Par ailleurs l'augmentation de la fréquence provoque une perte d'énergie proportionnelle à la fréquence [97]. Donc nous devons trouver un compromise pour réduire la taille des composants discrets et en même temps réduire la perte d'énergie due à l'augmentation de la fréquence de découpage. La solution qu'on propose est de réduire les tailles des composants discrets et ce par l'augmentation de la fréquence et la minimisation de l'énergie dissipée par le transistor de puissance indépendamment de cette fréquence.

4.2.1 Choix du logiciel de simulation

Le choix de l'outil de simulation s'est porté sur **PSpice** pour des raisons de disponibilité dans le laboratoire. Il n'existe aucune contrainte forte imposant ce choix, et bien d'autres simulateurs auraient pu être utilisés. **PSpice** est une des nombreuses versions commerciales dérivant du simulateur de circuits **SPICE** développé à l'université de Berkeley dans les années 70 et tombé aujourd'hui dans le domaine public. Il contient des outils assez généraux pour être utilisé dans de nombreux domaines du génie électrique. De nombreux modèles de composants

semi-conducteurs et en particulier de transistors **MOS** y sont proposés (pour certains des modèles très sophistiqués faisant intervenir les paramètres issus du processus de fabrication) [112]. Mais comme son nom l'indique (**PSpice** «**S**imulation **P**rogram with **I**ntegrated **C**ircuit **E**nphasis», soit «programme de simulation orienté vers les circuits intégrés»), ce programme a été développé pour la micro-électronique et évolué (ainsi que la multitude de modèles toujours plus précis proposés) principalement dans ce sens [113]. Les dernières versions de PSpice permettent une description des modèles sous forme de schéma-bloc (modules « ABM ») dans lesquels il est possible de modifier tout type de paramètre liant grandeurs d'entrées et de sortie [114], [115]. Ces outils vont nous permettre d'implanter facilement notre modèle de **MOSFET** dans le simulateur.

4.2.2 L'outil PSpice

SPICE (**S**imulation **P**rogram with **I**ntegrated **C**ircuits **E**mphasis) est un logiciel de simulation de circuits électronique développé à l'Université de Berkeley en 1975. Plusieurs versions de **SPICE** pour micro-ordinateurs et stations de travail sont actuellement disponibles. **PSpice** de **MicroSim** Corporation est probablement la version la plus "populaire" de **SPICE** grâce à ses interfaces conviviales et sa capacité de simuler des circuits digitaux. Pour les étudiants, **MicroSim** Corporation offre des versions d'évaluation dont les capacités sont limitées mais suffisantes pour l'apprentissage du logiciel. **PSpice** peut simuler des circuits analogiques et digitaux utilisant des composants discrets et des circuits intégrés. Par conséquent, les domaines d'application de **PSpice** sont nombreux. L'emploi de **PSpice** pour la simulation des circuits électroniques intégrés est approfondi dans plusieurs livres et dans les documents de **MicroSim** Corporation [79]. Nous avons opté pour le logiciel de simulation **OrCAD-Pspice** [11], [116]. La version de qu'on a utilisé permet d'évaluer de manière complète toutes les possibilités offertes par les outre simulateurs assavoir la simulation analogique, digitale et mixte. Les composants sont simulés à partir de modèles extrêmement fidèles [78], [86], [87]. En effet, non seulement les temps de propagation sont pris en compte lors de la simulation, mais également les caractéristiques d'entrées/sorties (capacités d'entrée, diodes de clamping, diode zener ...) [107]-[111].

La version utilisée présente les caractéristiques suivantes [79] :

- Une bibliothèque de modèles de simulation riche
- Pas de limitation pour l'éditeur de stimuli.
- Modélisation des composants avec **PSpice Model Editor**.

- Simulation des lignes de transmission
- Simulation des lignes couplées.
- Pas de limitation des types d'analyses dont la liste est :
  - ✓ Simulation Analogique et Digitale.
  - ✓ Analyse en Continu.
  - ✓ Calcul du point de fonctionnement.
  - ✓ Calcul des impédances d'entrée et de sortie des circuits,
  - ✓ Analyse en température.
  - ✓ Analyse fréquentielle.
  - ✓ Diagramme de Bode.
  - ✓ Temps de propagation de Groupe.
  - ✓ Analyse du bruit.
  - ✓ Décomposition en série de Fourier.
  - ✓ Calcul du taux de distorsion.
  - ✓ Calcul de FFT (Fast Fourier Transform).
  - ✓ Analyse temporelle.
  - ✓ Tracé d'une famille de courbes en fonction d'un paramètre.
  - ✓ Analyse paramétrique.
  - ✓ Analyse de performances.
  - ✓ Analyse de Pire Cas.
  - ✓ Analyse de Sensibilité

Le logiciel **OrCAD PSpice Advanced Analysis** (**PAA**) permet de faire les analyses qui nous aident à optimiser les performances et les qualités de nos prototype vertueux.

- Analyse de Sensibilité
- Optimisation
- Analyse de Monte-Carlo
- Analyse de Stress
- Analyse Multi-Paramètres.

4.3 Simulation d'un convertisseur 'Boost' basique

La structure de base est représentée sur la Figure 4.1, elle résulte de l'association d'un composant commandé (**S**) et d'une diode (**D**). Une source de tension continue, $\mathbf{V_{DC}}$, alimente

l'ensemble à travers une inductance **L**. On s'attachera ici à un fonctionnement correspondant à une commande de type **MLI** « modulation de largeur d'impulsion » **PWM**.



Figure 4.1: Convertisseur de base DC-DC BOOST

4.3.1 Mesure des pertes de puissance

La mesure de la perte de puissance en commutation, est d'une grande importance pour la conception des systèmes d'électronique de puissance. Une méthode décrite en [117], consiste à prélever, pendant la commutation, le courant traversant un interrupteur et la tension à ces bornes, afin de trouver les pertes des énergies par le produit tension courante. Ces pertes peuvent être définies comme la somme de pertes en conduction, blocage auxquelles on ajoute les pertes en commutation [118].

$$\boldsymbol{P_{Total} = P_{Conduction} + P_{Blocage} + P_{Commutation}} \qquad (4.\ 1)$$

Les pertes par conduction et les pertes par blocage sont proportionnelles au carré du courant, et pour les minimisés on peut utiliser des semi-conducteurs à :

$$\boldsymbol{R_{DSon}} \textbf{ < Quelque milli Ω en conduction}$$

$$\boldsymbol{R_{DSoff}} \textbf{ > Quelque Mega Ω en blocage,}$$

Les pertes en commutation évoluent en fonction du courant, de la tension et de la fréquence de découpage. Pour séparer ces deux types de pertes, le même point de fonctionnement, courant et tension est simulé pour différentes fréquences. Les mesures par simulation ont montré que la partie variable avec la fréquence est une fonction linéaire, ce qui permet de définir les énergies de commutation [119] :

$$\boldsymbol{P_{Commutation} = FE_{Commutation}} \qquad (4.\ 2)$$

Où **F** est la fréquence de découpage, le choix de sa valeur est un compromis entre la minimisation des pertes en commutations et le dimensionnement de convertisseur, mais généralement la valeur de **F** doit être supérieure à 40kHz [97]. Les courbe des Figures 4.2, 4.3 et 4.4 représentent les résultats de simulation d'un convertisseur DC-DC élévateur '**Boost'** dont le schéma est celui de la Figure 4.1, la simulation a été réalisé avec les paramètre mentionnées sur le tableau 4.1(**Vpg, Vng** les niveaux de tension du signale de commande).

Tableau 4.1: Paramètres de simulation relatif au schéma de la Figure 4.1

	Commande				Maille		
Paramètre	Rg	Vgp	Vng	F	L	RL	S
Valeur	20Ω	12v	0v	200KHz	200µH	50 Ω	IR640



Figure 4.2: Forme d'ondes de la tension V_{DS} du **MOSFET**

La Figure : 4.2 représente la forme d'onde de la tension Drain-source V_{DS} du transistor **S** (Figure 4.1). La tension V_{DS} est un signal rectangulaire de niveaux 0v (le transistor **S** est à l'état de saturation ou off : interrupteur fermé) et 25v (le transistor **S** est à l'état bloqué ou on : interrupteur ouvert).



Figure 4.3: Forme d'ondes du courant **ID** du **MOSFET**

La Figure : 4.3 représente la forme d'onde du courant **ID** du transistor **S** (Figure 4.1). On peut constater immédiatement la présence des pics de courant important pendant la phase fermeture du transistor **S** (état **off**), ce qui peut conduire au claquage du transistor cette probabilité augmente avec la fréquence de découpage [117].



Figure 4.4: Forme d'ondes de l'energie dissipee par le **MOSFET**

Sur la Figure 4.4 on a représenté la forme d'onde de l'énergie dissipée par le transistor **S**. Immédiatement en peut constater la présence des pics de dissipation d'énergie par le transistor pendant la phase de fermeture, cette énergie est dissipée sous forme de perte joule, donc nous devant pense à l'évacuation de cette énergie par la mise en place des dissipateurs thermique adéquats.

4.3.2 Mesure des pertes à la saturation du transistor

Les principales grandeurs mesurées apparaissent sur les Figures 4.2, 4.3 et 4.4.



Figure 4.5: Forme d'ondes : **V_{DS}**, **ID** & **Eon** du **MOSFET** a la fermeture

Pendant la phase de fermeture le courant du drain **ID** augmente dangereusement et il franchira la valeur de 20A Figure 4.5-(b), à cet instant la puissance dissipée par le transistor dépasse les **500W** Figure 4.5-(a). Figure 4.5-(c) représente l'évolution de la tension Drain-source du transistor de sa valeur max **25V** a **0V**, pendant un intervalle de temps de l'ordre de **60ns** ce qui représente **T_{on}** le temps pour que le transistor **S** passe de l'état bloque (ouvert) a l'état saturé (fermé)



Figure 4.6: Forme d'ondes : **V_{DS}**, **ID** & **Eoff** du **MOSFET** a l'ouverture

Pendant la phase de d'ouverture le courant du drain **ID** passe presque instantanément de **1.14A** a 0A Figure 4.6-(b), t'endisque la tension drain source V_{DS} passe de **0V** a sa valeur maximale **25V**, pendant un intervalle de temps de l'ordre de **30ns** ce qui représente T_{off} le temps pour que le transistor **S** passe de l'état sature (fermé) a l'état bloqué (ouvert), Figure 4.6-(c), à cet instant la puissance dissipée par le transistor atteint les **18W** Figure 4.6-(a).

4.3.3 Influence de la résistance Rg sur la perte d'énergie

Une façon de limiter les pertes d'énergie dans les transistors **MOSFET** est de minimiser le temps de blocage en réduisant la résistance de grille [120]-[125]. La simulation du montage de la Figure 4.1 pour différentes valeurs de **Rg** nous a donnée (Figure 4.7 et Figure 4.8):



Figure 4.7: Forme d'ondes : **V_{DS}, ID** & ***Eon*** du **MOSFET** pour quelque valeur de **Rg** pendant la fermeture



Figure 4.8: Forme d'ondes : V_{DS}, **ID** &**Eoff** du **MOSFET** pour quelque valeur de **Rg** pendant l'ouverture

Les Figure 4.7 et Figure 4.8 sont obtenu en utilisant les valeurs des paramètres mentionnées sur le tableau 4.2.

Tableau 4.2: Paramètres de simulation relatif aux Figures 4.7 et 4.8

	Commande				Maille		
Paramètre	Rg	Vgp	Vgn	F	L	RL	S
Valeur	0-30Ω	12v	0v	200KHz	200µH	50 Ω	IR640

- Les courbes de la Figure 4.8, sur laquelle on constate que la réduction de la résistance Rg permet de réduire le temps de saturation T_{on} du transistor, pour **Rg**=0 en obtient le temps le plus faible, ce temps augmente avec la résistance **Rg**
- Sur la Figure 4.8-(c), des pics de courant augmentent avec la démunissions de résistance.
- Sur la Figure 4.8-(b) on constate que l'énergie dissipée par le **MOSFET** est plus importante qu'avec l'utilisation des résistances plus élevée.

Comme lustrée sur les graphes de la Figure 4.8 la variation de la résistance de grille du transistor **Rg** pendant la l'ouverture (blocage du **MOSFET**) n'a pas d'effet majeur sur la dissipation d'énergie du transistor.

4.4 Adaptation du convertisseur à la commande TTL

La plus parts des circuits de commande à base de microcontrôleur génèrent des signaux de commandes **TTL** ou **MOS**, en revanche, l'utilisation des **MOSFET** de puissance en régime de commutation nécessite des tensions de commandes (0V, 12V). Pour résoudre ce problème nous intercalons un étage d'adaptation entre la commande et la cellule de conversion. L'étage d'adaptation est composé par deux transistors (**NPN, PNP**) montés en Push-Pull (Figure 4.9) :

- ✓ L'application d'une commande niveau haut, suffisante pour rendre le transistor **T1** saturé (**T2** bloqué), en se trouve avec une tension plein échelle au niveau de la grille du **MOSFET** pour le rendre passant et réduire le temps de fermeture $\mathbf{T_{on}}$.
- ✓ L'application d'une commande niveau bas rend le transistor **T1** bloqué (**T2** saturé), ce qui va mettre la grille du **MOSFET** a la masse donc il se bloque.
- ✓ La présence de résistance **RG** est primordiale car elle permet la décharge du condensateur $\boldsymbol{C_{GS}}$ sa valeur est donnée par le constructeur du **MOSFET**



Figure 4.9: Adaptation de la cellule de conversion à la commande logique TTL

Sur la figure 4.10 nous avons les résultats de simulation des montages des Figures 4.1 et 4.9. Les courbes des tensions **V_{DS}** Figure 4.10-(c) , les courants **ID** Figure 4.10-(b) et les énergies dissipée par le **MOSFET** Figure 4.10-(a) avec (**P**) et sans (**N**) étage d'adaptation, pendant la phase d'ouverture. En peut constater, en premier lieu, un déphasage de **150ns** entre la grandeur mesurer avec et sans étage d'adaptation c'est ce qu'en appel le temps de propagation groupe. En second lieu on constate une baisse de **5w** des pics d'énergie dissipée par le **MOSFET**.



Figure 4.10: Forme d'ondes : **V_{DS}, ID & Eoff** basique commande direct et au travers un montage Push-Pull à l'ouverture

Sur la Figure 4.11 nous avons présenté les courbes des tensions **V_{DS}** Figure 4.11-(c) , les courants **ID** Figure 4.11-(b) et les énergies dissipée par le **MOSFET** Figure 4.11-(a) avec (**P**) et sans (**N**) étage d'adaptation, pendant la phase de fermeture du **MOSFET**. En peut constater, en premier lieu, un déphasage de **55ns** entre la grandeur mesurer avec et sans étage d'adaptation c'est ce qu'en appel le temps de propagation groupe. En second lieu on constate une baisse de **180w** des pics d'énergie dissipée par le **MOSFET**.



Figure 4.11: Forme d'ondes : **V_{DS}**, **ID** & **Eon** basique commande directe et au travers un montage Push-Pull à la fermeture

4.5 Minimisation des pertes en commutation

Comme nous l'avons constaté sur les Figures 4.3 et la Figure 4.4 les forme d'onde du courant du drain **ID** et l'énergie dissipée par le **MOSFET** présentent des pics. Ce phénomène apparait lorsque les fréquences de commutation mettent en évidence les résonances naturelles mais surtout lorsque la charge est inductive ou capacitive. Ces pics maltraitent dangereusement le **MOSFET** et on risque à tout moment leur destruction. Ainsi, l'utilisation des circuits d'aide à la commutation pour réduire les $\frac{di}{dt}$ ou $\frac{dv}{dt}$ s'avère la solution la plus juste pour remédier ou problème [126].

4.5.1 Minimisation des pertes à la saturation

Pour les pertes par commutation, les phases de transition correspondant à l'ouverture et à la fermeture du composant ne peuvent être abordées de la même façon. En effet, l'utilisation de différentes combinaisons de modèles d'approximation de calcul de pertes, et des approximations dans l'identification des paramètres, nous conduisent à de grandes erreurs dans la prédiction des pertes de puissance. Cela peut avoir un impact important sur le choix des composants constituant le convertisseur et sur l'approche des objectifs de conception concernant le rendement énergétique et la fiabilité [127]-[130].

Les semi-conducteurs sont responsables de la majorité des pertes dans un convertisseur. Les mécanismes de calcul des pertes pour ces dispositifs ne sont pas faciles à mettre en œuvre car, aussi simple que soit leur topologie, ils sont insérés dans un environnement fortement non linéaire, ainsi ces pertes dépendent de plusieurs paramètres tels que :

- ✓ La topologie du convertisseur
- ✓ Le mode de commande (**hard switching, softswitch**,…)
- ✓ Les impédances d'entrée et sortie
- ✓ La famille du semi-conducteur (**MOSFET**, **bipolaire**, ..)
- ✓ La technologie des semi-conducteurs utilisés
- ✓ Les circuits de commande
- ✓ La méthode de modulation utilisée
- ✓ Les contraintes **CEM** (compatibilités électromagnétiques)
- ✓ Les couplages thermoélectriques.
- ✓ Les contraintes mécaniques.

Les pertes par commutation sont dues à la phase d'amorçage et de blocage, du fait que le courant ainsi que la tension doivent varier sur une grande plage, pour atteindre les grandeurs imposées par les sources entre lesquelles le convertisseur est inséré. Pour réduire les pertes par commutation nous devons, pendant la phase de fermeture du **MOSFET**, ralentir la montée du courant **ID** jusqu'à ce que la tension $\mathbf{V_{DS}}$ soit nulle ou négligeable. Ceci est obtenue par l'insertion d'une inductance supplémentaire **L1** entre l'inductance principale L et le Drain du **MOSFET** Figure 4.12. L'inductance **L1** se comporte comme une ligne de retard dont la valeur est déterminée par :

$$5\frac{\mathbf{L_1}}{\mathbf{r}} < \boldsymbol{\alpha}\mathbf{T} \qquad (4.\ 3)$$

Où

r : résistance interne de l'inductance **L1**.

α : le rapport cyclique.

T : période de commutation.

Pour protéger le **MOSFET** pendant l'ouverture, nous devons assurer la continuité de courant de l'inductance **L1**, cela est obtenu par l'insertion d'une diode de roulière **D1** et une résistance **R1** pour limite le courant de décharge de l'inductance **L1**. **R1** doit satisfaire la relation :

$$5\frac{\mathbf{L_1}}{\mathbf{R_1}+\mathbf{r}} < (\mathbf{1}-\boldsymbol{\alpha})\mathbf{T} \qquad (4.\ 4)$$



Figure 4.12: Cellule de conversion DC-DC assistée a la fermeture

La simulation de montage de la Figure 4.12 a été faite avec les paramètres du tableau 4.3

Tableau 4.3: Paramètres de simulation relatif à la Figure 4.10

	Circuit d'aide a la commutation		Commande	Maille	
Paramètre	L1	R 1	F	L	RL
Valeur	10µH	10 Ω	200kHz	200µH	50 Ω



Figure 4.13: Forme d'ondes d'une cellule de conversion DC-DC assistée a la fermeture

Les mesures faites sur le prototype virtuel assisté à la fermeture sont données par la Figure 4.11, sur laquelle on constate :

- ✓ Les pics de courant (Figure 4.3) sont devenues moins importants, où ils passent de **20A** a **1A** (Figure 4.13-(b)).
- ✓ Les pics de l'énergie dissipée par le **MOSFET** sont diminués d'un facteur de **34** (passage de **520w** a 15w) Figure 4.4 et Figure 4.13-(a).
- ✓ Une réduction de temps de fermeture $\mathbf{T_{on}}$ d'un facteur de six (6) de **60ns** a **10ns**) Figure 4.13-(c).

4.5.2 Minimisation des pertes d'énergie au blocage

Pour réduire l'énergie dissipée par le transistor, le produit $\mathbf{ID.V_{DS}}$, nous devons, pendant la phase d'ouverture du **MOSFET**, ralentir la montée de la tension $\mathbf{V_{DS}}$ jusqu'à ce que le courant du Drain **ID** soit nulle ou négligeable. Ceci est obtenue par la mise en place d'un condensateur **C2** entre le Drain et la source du **MOSFET** (Figure 4.14). Le condensateur **C2** se comporte comme une ligne de retard, pour la montée de la tension $\boldsymbol{V_{DS}}$, dont la valeur est déterminée en respectant l'inégalité suivante :

$$\mathbf{5R_2C_2 < (1-\alpha)T} \qquad (4.5)$$

Où

$\boldsymbol{\alpha}$: le rapport cyclique.

T : période de commutation.



Figure 4.14: Cellule de conversion DC-DC assistée à l'ouverture

La simulation du montage de la Figure 4.14 a été faite avec les paramètre mentionnés sur le tableau 4.4

Tableau 4.4: Paramètres de simulation relatif au schéma de la Figure 4.14

	Circuit d'aide a la commutation		Commande	Maille	
Paramètre	R2	C2	F	L	RL
Valeur	10 Ω	1nF	200kHz	200µH	50 Ω



Figure 4 15: Forme d'ondes d'une cellule de conversion DC-DC assistée a l'ouverture

La résistance **R2** sert a limité le courant de décharge de **C2** à travers le **MOSFET** dans un cense, tandis que la diode **D2** permet la charge rapide de **C2** pendant l'ouverture du transistor **S**.

La Figure 4.15 représente les mesures faites sur le prototype virtuel assisté à l'ouverture (blocage de **S**), sur laquelle on constate :

- ✓ Les pics de courant (Figure 4.15-(b)) sont devenues moins importants, ils sont passé de **20A** a **1A**.
- ✓ Les pics l'énergie dissipée par le **MOSFET** sont diminués d'un facteur de **34** (de **520w** a **15w**) Figure 4.15-(a),
- ✓ Le temps d'ouverture $\mathbf{T_{off}}$ est réduit d'un facteur de **6** (de **60ns** a **10ns**) Figure 4.15-(c)

4.6 Effet du CALC sur la perte d'énergie en commutation



Figure 4.16: Cellule de conversion DC-DC assistée à l'ouverture et à la fermeture

La simulation du montage de la Figure 4.16 a été réalisée avec les paramètres du tableau 4.5

Tableau 4.5: Paramètres de simulation relatif au schéma de la Figure 4.14

	Circuit d'aide a la commutation				Commande	Maille	
Paramètre	R1	R2	L1	C2	F	L	RL
Valeur	10Ω	10Ω	10µH	1nF	200KHz	200µH	50 Ω

4.6.1 Commutation a la fermeture



Figure 4.17: Forme d'ondes V_{DS}, **ID** & **Eon** des convertisseurs de base et assisté pendant la fermeture

Sur la Figure 4.17 on constate qu'a l'instant t_0 (1,995050ms) on amorce le transistor **S**, (le transistor **S** était bloqué avant l'instant t_0 c'est à dire $ID = 0$, $V_{DS} = Ve$), pour qu'il devient saturé (à t_0+T_{on} : $ID = Is$, $V_{DS} = 0$). Ainsi l'inductance **L1** va retarder la monté du courant **ID**

pendant l'intervalle de temps [t_0 : t_0+T_{on}] le choix de la valeur de **L1** est un compromis entre le retard qu'elle doit apporter au courant **ID** et la perte d'énergie. La diode **D1** permet de décharger l'inductance **L1** a travers la résistance **R1**, pour limiter le courant de décharge de **L1** pondant l'ouverture du transistor **S** (**R1** : est choisie pour permettre la décharge totale de **L1** avant la re-fermeture du transistor **S**)

4.6.2 Commutation a l'ouverture :



Figure 4.18: Forme d'ondes V_{DS}, **ID** & **Eoff** des convertisseurs de base et assisté pendant l'ouverture

A l'instant $t_0+\alpha T$ on commande le transistor **S** (Figure 4.16) , (le transistor **S** été passant avant l'instant $t_0+\alpha T$ c'est à dire $ID = I_L$, $V_{DS} = 0$), pour le bloqué (à $t_0+\alpha T+T_{off}$: $ID = 0$, $V_{DS} = Ve$) Ainsi la capacite **C2** va retarder la monté de la tension V_{DS} pendant l'intervalle de temps [$t_0+\alpha T : t_0+\alpha T+T_{off}$] le choix de la valeur de **C2** est un compromis entre le retard qu'il doit apporter à la tension V_{DS} et la perte d'énergie. Le condensateur **C2** ce charge rapidement à travers **D2** et il se décharge lentement à travers **R2**, pour limiter le courant de décharge de **C2** pondant la saturation du transistor **S** (**R2** : est choisie pour permettre la décharge totale de **C2** avant la réouverture de **S**)

4.7 Conclusion

La simulation est un alternatif essentiel qui nous permettra, d'affranchir les imprécisions dues aux mesures, d'obtenir des résultats très difficilement accessibles autrement, et de faire varier facilement les paramètres intervenant au cours des phases de commutation. Ainsi cela nous apportera une meilleure compréhension de la commutation en nous permettant d'évaluer la sensibilité des formes d'ondes par rapports aux divers paramètres intervenant au cours de ces phases. Cependant pour réaliser des simulations fiables et représentatives, les modèles de semiconducteurs ne sont pas suffisants : il est essentiel de prendre en compte tout l'environnement des composants. Ce chapitre avait pour but de mesurer, par simulation les pertes d'énergie d'une cellule de commutation DC-DC élévatrice, et de proposer des solutions pour minimiser les pertes en commutation des semiconducteurs de puissance. Ces pertes ont été modélisées par voie de simulation en utilisant le logiciel **OrCAD Pspice**. Ces simulations nous ont permettent de mesurer les pertes en commutation des semiconducteurs **MOSFET** avec une maille de commutation. Le circuit d'aide à la commutation, a été étudié dans ce chapitre. La sensibilité du modèle pour certains paramètres a été vérifiée avec des formes d'ondes décrites dans la littérature. L'étude réalisée ici nous a permis de tirer quelques conclusions fondamentales : La réduction de la résistance de grille du **MOSFET** au-dessous de **20 Ω** a un impact négatif sur la dissipation de puissance. Néanmoins, cette diminution aide à diminuer les dépassements de tension et de courant et à amortir les oscillations du circuit et améliore aussi le temps de repense du **MOSFET**. En revanche, son augmentation ralentit les commutations.

5 CHAPITRE 5 : REALISATION ET COMMANDE D'UN CONVERTISSEUR ELEVATEUR DC-DC

5.1 Introduction

Dans les convertisseurs à découpage classiques, il y a un interrupteur à commander, et dans certains cas il suffit de régler le rapport cyclique pour régler la tension de sortie sans avoir à faire aucune régulation. Le contrôle du convertisseur élévateur DC-DC ressemble en principe au contrôle des convertisseurs classiques [151]. La différence est que dans le cas de notre convertisseur, il y a deux paramètres indépendants à commander, le premier c'est la tension de sortie qui doit être régulier en permanence pour éviter la surtension et la sous-tension ; le deuxième est le courant du Drain qui ne doit pas déplacer sa valeur maximale fixée par le constructeur pour éviter le claquage du **MOSFET**. Dans ce chapitre, nous traitons les stratégies de contrôle du convertisseur de façon à ce que la commande de l'interrupteur soit et reste synchronisée à la variation de la charge en sortie. Nous présentons par ailleurs le circuit électronique qui permet d'appliquer la stratégie de commande développée.

5.2 Schéma global du montage

Le stand de laboratoire utilisé pour valider les résultats de simulation est présenté par la Fgure.5.1. Le banc de test pour la mesure de pertes du **MOSFET** est composé de trois parties : une partie puissance, une partie contrôle et une partie de post-traitement. Le schéma synoptique est présenté par Figure ci-dessous. Le convertisseur qu'on a réalisé avec le circuit d'aide à la commutation est illustré sur la Figure 5.3.



Figure 5.1: Schème synoptique de la chaine de mesure du convertisseur **Boost**

5.2.1 Carte de commande

Le support matériel utilisé pour l'implantation des algorithmes de commande est une solution matérielle basée sur la carte ***Arduno Mega 2560***. Cette carte contient :

- ✓ 86 broches d'entrées/sorties, dont 12 sont utilisables en **PWM**,
- ✓ 16 broches d'entrées analogiques,
- ✓ 4 ports série hardware,
- ✓ Port connectique **USB**,
- ✓ Port **ICSP**
- ✓ Un oscillateur interne qui délivre une horloge de fréquence 16 MHz.

Les montages expérimentaux que nous avons réalisés sont des convertisseurs DC-DC monocellulaire ; le premier est composé d'une cellule de commutation et une paire de transistors montées en **Push-Pull** pour adapter le signal de commande au transistor **MOSFET**. Le second est identique au premier au quel en lui ajouté un circuit d'aide à la commutation.



Figure 5.2: Carte de commande du convertisseur **Boost**

5.2.2 Commande et contrôle

Pour faire face aux fluctuations des conditions de fonctionnement et de variation de la charge électrique, la commande de notre convertisseur élévateur DC-DC doit être contrôlée et corrigée en temps réel. La rétroaction en temps réel est nécessaire pour compenser les pertes d'énergie et les variations de la tension d'entrée et de la charge, auxquelles s'ajoute

la compensation des pertes du aux changement de température des semi-conducteurs [155]. Ces pertes ne sont pas connues à l'avance et peuvent varier durant le fonctionnement. En raison des risques d'entrée en butée et sur intensité du courant du drain ***ID***, le convertisseur ne pourra être testé qu'en boucle fermée, même pour un premier prototype de laboratoire dans lequel on pourrait utiliser une charge fixe et une source d'entrée stable. Le circuit complet du convertisseur avec la rétroaction de correction de la commande est présenté sur la Figure 5.1.



Figure 5.3: Schéma de convertisseur **Boost** assisté

La tension aux bornes de la résistance $\mathbf{R_{Shunt}}$ permet de mesurée le courant **ID** et connaitre les dépassements de ce dernier s'il y a lieu car

$$\mathbf{ID} = \frac{\mathbf{V_{DS}}}{\mathbf{R_{Shunt}}} \qquad (5.\ 1)$$

Si le courant **ID** dépasse un certain seuil, fixé en fonction du courant $\mathbf{ID_{max}}$ donné par le constructeur du transistor **S**, on précède au changement de la fréquence de découpage (voir stratégie de contrôle). Si l 'erreur entre la tension de sortie du convertisseur et la tension de référence 'consigne' dépasse un certain seuil fixe a l'avance, le correcteur, à partir de l'erreur, calcul l'action à appliquer pour corriger la commande. La commande fournit au transistor S est calculer en se basant sur la sortie du convertisseur suivant Trois algorithmes que nous allons aborder par la suite.

5.2.3 Dimensionnement des prototypes

La première étape du dimensionnement consiste à déterminer la fréquence de découpage qui facilite l'implémentation de la commande et le contrôle de la cellule de conversion. Le filtre d'entrée est dimensionné pour atténuer les harmoniques de commutation (filtrage des harmoniques issus des transitoires de commutation) [153]. Les composants semi-conducteurs de puissance sont dimensionnés pour limiter les pertes, qui dépendent des temps

de commutation, et de niveau des émissions en haute fréquence [154]. Le choix de driver qui permet l'ajustement des temps de commutation pour agir tant sur les pertes en commutation que sur le niveau des émissions. Le système doit fonctionner en boucle fermée pour assurer la régulation de la tension de sortie. Une fois l'architecture et les dimensions du filtre définies, il nous reste que le type de régulation qu'il faut pour assurer une bande passante élevée et une stabilité du système en boucle fermée.

5.3 Réalisation des prototypes

Les prototypes expérimentaux qu'on a réalisés sont des convertisseurs DC-DC monocellulaire ; le premier est composé d'une cellule de commutation et une paire de transistors montées en **Push-Pull** pour adapter le signal de commande au transistor **MOSFET** [152]. Le second est identique au premier au quel en lui ajouté un circuit d'aide à la commutation. Les spéciations des prototypes réalisé sont les suivantes :

- ✓ Tension d'entrée, $\mathbf{V_{DC}}$ **=12V~21V**
- ✓ Tension de sortie, $\mathbf{V_S}$ **=12V ~120V**
- ✓ Rapport cyclique, **α** Variable de **0** à **1** avec un pas de **0,0039** (**256** niveaux)
- ✓ Courant de sortie max, $\mathbf{Is_{max}}$ **=18A**
- ✓ Fréquence de découpage, variable **F =40kHz ~2MHz**
- ✓ Ondulation de la tension de sortie, **ΔVC =5%VC**

Les Figures 5.4 et 5.5 repressente respectivement les photos des prototypes basique et assisté, des convertisseur qu'on a réalisés . Les circuits imprimés sont édités et optimisés avec **OrCAD-PCB**.

Figure 5.4: **PCB** de convertisseur **Boost** basique



Figure 5.5: **PCB** de convertisseur **Boost** assisté

5.4 Stratégie de contrôle

Lors des essais, la tension de sortie aux bornes de la charge est régulée par un programme implanté sur la carte de commande. L'acquisition des grandeurs, tension de sortie ($\mathbf{V_S}$), tension d'entrée ($\mathbf{V_{DC}}$), tension Drain-source du transistor **MOSFET** ($\mathbf{V_{DS}}$) et le courant de du Drain (**ID**), est réalisées par l'intermédiaire d'un convertisseur analogique numérique avec une résolution 10bits, à partir des mesures faites directement sur la cellule de conversion pour mesurer les pertes à l'amorçage et au blocage. La carte de contrôle communique avec un ordinateur pour recevoir données, telles que la tension de référence (consignes), le courant maximum du Drain ($\mathbf{ID_{max}}$). Elle sert également à renvoyer les signaux acquis vers la station de contrôle. Les essais sont réalisés dans un intervalle de temps court (<15ms) afin de limiter l'échauffement des composants généré par les pertes. Les résultats expérimentaux présentés dans cette partie sont obtenus avec l'implémentation de l'algorithme de commande proposé dans le but de réguler la tension de sortie et rééquilibrer la demande de courant selon les conditions d'utilisation du convertisseur. Cet algorithme est implémenté sur une carte à microcontrôleur. La Figure 5.6 représente l'évolution de la tension de sortie **Vs** en fonction du rapports cyclique α dans le cas de la commande développée.

$$\mathbf{V_s = f(\alpha)} \qquad (5.2)$$

Une variation de charge a été appliquée au convertisseur passant d'une valeur supérieure à une valeur inférieure, les résultats nous permettent de vérifier que la tension de sortie n'a pas subi de variations. La robustesse du contrôleur est vérifiée même dans le cas du passage d'une valeur minimale de la charge à une valeur maximale. L'approche proposée nous a aussi permis

de vérifier la convergence et la réaction rapide de la boucle de régulation de tension. En comparant les résultats obtenus par simulation et en pratique, On peut affermer que les deux types de résultats ne présentent pas de grandes différences. Sur la Figure 5.6 nous avons présenté la variation de la tension de sortie Vs en fonction du rapport cyclique des deux prototypes basique et assisté :



Figure 5.6: Tensions de sortie des convertisseurs en fonction du rapport cyclique

Tableau 5.1: Paramètres de mesure relatif au schéma de la Figure 5.6

	Circuit d'aide à la commutation				Commande		Maille		
Paramètre	R1	R2	L1	C2	α	F	L	V_{DC}	RL
Valeur	10Ω	10Ω	10µH	1nF	0,1~0,9	200KHz	200µH	21V	50 Ω

Le tableau 5.1 représente les paramètres de mesures des tensions de sortie des prototypes, assiste et basique, en fonction du rapport cyclique. Les algorithmes de commande décrits dans cette partie correspondent au fonctionnement en régime permanent. Trois techniques de commande ont été développés :

5.4.1 Commande par Mode glissant

La commande par modes glissants est une méthode de régulation des convertisseurs sensible aux variations de paramètres et aux perturbations de charge externe ou d'alimentation [102]. Le principe de la commande est un fonctionnement en deux phases. Premièrement, une phase d'approche ou d'attraction, où le système est amené vers la surface de glissement en utilisant l'équation (5.2). Durant cette phase, la réponse du système est sensible aux incertitudes des paramètres et aux perturbations. La seconde phase est la phase de glissement dans laquelle la trajectoire de l'état rejoint l'origine le long de la surface de glissement. Lors de cette phase, la trajectoire du système est déniée par l'équation de la surface de glissement et n'est plus directement dépendante des paramètres du système. Un contrôleur par mode glissant comprend plusieurs fonctions continues fonctionnant dans un domaine dépendant de l'état. La commutation d'une fonction à l'autre est dépendante de la position de l'état par rapport à la surface de glissement. L'objectif principal de la commande par mode glissant est de forcer les états du système à suivre une surface de glissement, et la stratégie de contrôle adoptée doit garantir l'attractivité de la trajectoire du système vers cette surface de glissement et son maintien sur la surface de glissement à partir de n'importe quelle condition initiale. Sachant que notre carte de commande peut délivrée un signal **PWM** de rapport cyclique variable de 0 à 1 avec un pas de 1/255. Ainsi pour générer le signal de commande on procède comme suit :

1- Génération de signal de commande **PWM*(α)*** selon la courbe de la figure 5.6
2- Comparaison de $\mathbf{V_S}$ à $\mathbf{V_{ref}}$ si $\mathbf{V_S > V_{ref}}$: $\boldsymbol{\alpha = \alpha - 1/255}$, aller à l'étape 4
3- $\boldsymbol{\alpha = \alpha + 1/255}$.
4- Génération du signal de commande **PWM*(α)***, aller à l'étape 2

Cet algorithme est caractérisé par :

- ✓ Temps de convergence très court
- ✓ Temps de convergence fixe et ne dépend de la consigné
- ✓ Pas de dépassement de la tension **Vs** (surtension)

5.4.2 Commande Par hystérésis

Dans cette partie on a appliqué une commande **PWM** a notre cellule de commutation. Le signal de commande a un rapport cyclique α. La tension délivrée par la cellule de commutation est une tension qui dépond de **α** (5.2).



Figure 5.7: Représentation de la tensions de sortie **Vs** et la consigne **V_{ref}**

Le but est de trouver le point d'intersection des deux graphes (V_S et V_{ref}) c'est-à-dire la valeur α pour la quelle :

$$V_s = V_{ref} \qquad (5.3)$$

Avec $\alpha \in]0,1[$ sachant que notre carte de commande peut délivrée un signal **PWM** de rapport cyclique variable de **0** à **1** avec un pas de **1/255**. Ainsi pour trouver la valeur de α on doit résoudre l'équation (5.3) et procède comme suit :

Résolution de l'équation (5.5)

5- On fixe (**α=0**, **i =1**(nombre d'itérations))
6- On met **α=i/255**
7- Génération du signal de commande ***PWM(α)***
8- Comparaison de **V_S** à **V_{ref}** si **$V_S > V_{ref}$** : la solution de (5.5) est **α=i/255**, aller à l'étape 7 (l'étape de régulation)
9- Incrémentation de **i (i=i+1), i<255** : aller à l'étape 2
10- Génération de signal de commande **PWM(0)** aller à l'étape 1

Régulation

11- Comparaison de V_S à V_{ref} ***si*** $V_S > V_{ref}$: **i=i-**1, **α=i/255**, aller à l'étape 9

12- Incrementation de **i (i=i+1)**, **α=i/255**.

13- Génération du signal de commande **PWM(α),** aller a l'étape 7

Cet algorithme est caractérisé par :

- ✓ Temps de convergence long (peut atteindre **255** itérations)
- ✓ Temps de convergence dépend de la consigné
- ✓ Pas de dépassement de **Vs** (pas de surtension)

5.4.3 Commande Dichotomie

Cet algorithme est déduit de la méthode de résolution numérique des équitations non linéaire connu par algorithme de Dichotomie (voir la section 2.6).



Figure 5.8: Résolution de l'équation $V_S - V_{ref} = 0$

L'objectif est de trouver la valeur de α pour laquelle l'équation :

$$V_s - V_{ref} = 0 \qquad (5.4)$$

Pour résoudre cette équation, on fait appel à l'algorithme de Dichotomie :

Résolution de l'équation (5.6)

1- On fixe (***p*** =*7*)
2- On met $\boldsymbol{\alpha=\frac{2^p}{255}}$
3- Génération du signal de commande **PWM(α)**
4- Comparaison de $\mathbf{V_S}$ à $\mathbf{V_{ref}}$ si $\mathbf{V_S > V_{ref}}$: **p=p-1**, si **p=*0*** aller à l'étape 6, $\boldsymbol{\alpha=\frac{2^p}{255}}$ aller à l'étape 3
5- **p=p-1**, si ***p=0*** aller à l'étape 6, $\boldsymbol{\alpha=\alpha+\frac{2^p}{255}}$**,:** aller à l'étape 3

Régulation

6- Comparaison de $\mathbf{V_S}$ à $\mathbf{V_{ref}}$ si $\mathbf{V_S > V_{ref}}$: **i=i-**1, **α=i**/255, aller à l'étape 9
7- Incrementation de **i** (**i=i+1**), **α=i/255**.
8- Génération du signal de commande **PWM(α)**, aller à l'étape 7

Cet algorithme est caractérisé par :

- ✓ Temps de convergence court (**8** itérations)
- ✓ Temps de convergence fixe et ne dépend de la consigné
- ✓ Possibilité d'avoir un dépassement de la tension **Vs** (surtension) pondant la phase de résolution de l'équation (5.6)

5.5 Mesure de pertes

5.5.1 Mesure de perte globale

La procédure de mesure passe automatiquement en revue les points souhaités de la gamme de courant [139]-[143]. La mesure des pertes correspondant à un courant donné ne dure que quelques dizaines de millisecondes. Les points de courant sont successivement réalisés avec quelques secondes d'écart afin d'étalonner la température du dissipateur. Les courants et les tensions d'entrée et de sortie des deux prototypes sont mesurés et enregistrés. Chacun de ces tests est effectué avec les mêmes conditions de courant et de tension pour des fréquences de commutation différentes. Les données issues des tests sont utilisées pour de calculer la perte globale des convertisseurs. Les résultats de ces tests sont représentés sur la Figure 5.9 où on a tracé la puissance dissipée par les convertisseurs, le premier est assisté à la commutation t'endisque le second est non assisté. On constate que les formes des courbes, des énergies

dissipées par les deux convertisseurs, sont linéaires sous forme d'une droite (Figure 5.9). Ainsi, l'énergie total dissipée par le convertisseur est : $E_{Basique}$=**11W** pour le convertisseur assisté et **E**$_{CALC}$**=7W**, c'est-à-dire à une fréquence de découpage de **1MHz** le convertisseur assisté va dissiper une énergie de **4W** moins que le convertisseur non assisté.



Figure 5.9: Perte d'énergie des prototypes en fonction de la fréquence

Tableau 5.2: Valeurs mesurées des puissances totales dissipées par les prototypes

Fréquence (kHz)	100	200	300	400	500	600	700	800	900	1000
$P_{DT\ CALC}$(w)	1,20	1,74	2,31	2,91	3,55	4,19	4,91	5,54	6,27	7,15
$P_{DT\ Basique}$(w)	1,24	1,91	2,66	3,49	4,43	5,47	6,64	7,91	9,26	10,92

Le tableau 5.2 représente les valeurs mesurées des puissances dissipées par les convertisseurs des prototypes basique $P_{DT_Basique}$ et le convertisseur assisté P_{DT_CALC} en fonction de la fréquence.

5.5.2 Mesure de pertes en Commutation

Les mesures de pertes dans les interrupteurs de puissance sont réalisées en utilisant une méthode inspirer de la méthode de 'double impulsion' [145]-[150], Figure 5.10; le **MOSFET**

été bloqué. A t_0 on amorce le **MOSFET** pour le rendre passant ; à la fin de, T_{off}, temps de fermeture du **MOSFET** on le bloque de nouveau, à la fin de T_{on}, temps de blocage de transistor, on réalise la mesure des pertes dans les conditions souhaitées (tension V_{DS}, courant **ID**). L'énergie de commutation est alors obtenue en calculant l'intégrale de V_{DS}*ID sur le 'temps de commutation' $T_{on}+T_{off}$, Figure. 4.5 et Figure 4.6. Toutefois quelques inconvénients se présente dans cette méthode. D'une part, une sonde de courant doit être insérée dans la maille de commutation ce qui augmente l'inductance de maille, les surtensions et les pertes elles-mêmes [146]. D'autre part, la sonde doit être calibrée, compensée et possédée une bande passante très élevée. Enfin, si l'intégrale du produit V_{DS}*ID sur une période du système représente l'énergie dissipée, ce produit sur un intervalle plus restreint, et arbitraire



Figure 5.10: Perte d'énergie des **MOSFET** des prototypes en fonction de la fréquence

Tableau 5.3: Valeurs mesurées des puissances dissipées par les **MOSFET**s

Fréquence (kHz)	100	200	300	400	500	600	700	800	900	1000
P_{D_CALC} (w)	0,24	0,36	0,49	0,63	0,75	0,93	1,04	1,12	1,35	1,52
$P_{D_Basique}$(w)	0,87	1,59	2,40	3,31	4,31	5,56	6,68	8,11	9,76	10,62

Le tableau 5.3 représente valeurs mesurées des puissances dissipées par les **MOSFET**s des prototypes basique et assisté en fonction de la fréquence.

On constate que les formes des courbes, des puissances dissipées par les deux **MOSFET**s, sont linéaires sous forme d'une droite [151]-[156] :

$$\mathbf{P_{Commutation} = aF} \tag{5. 5}$$

En utilisant les équations (4.1) et (4.2) en peut identifier la constante ***a*** ainsi :

$$\mathbf{a = E} \tag{5. 6}$$

Donc l'énergie dissipée a la commutation E est la pente de l'adroite qu'en peut estimer par :

$$\mathbf{E = \frac{\Delta P_D}{\Delta f}} \tag{5. 7}$$

Ainsi, à une fréquence de découpage de **1MHz** le **MOSFET** non assisté va dissiper une puissance en commutation de **10,62W** en revanche le **MOSFET** assisté va dissiper une puissance en commutation de **1,52W**.

5.5.3 Rendement des prototypes

En utilisant les données enregistrées en peut calculer le rendement :

$$\mathbf{\eta = \frac{P_u}{P_f}} \tag{5. 8}$$

Où

Pu *:* la puissance utile aux bornes de la charge $\mathbf{R_L}$

$\mathbf{P_f}$: puissance fournie par le générateur $\mathbf{V_{DC}}$

Sur la Figure 5.11 on a tracer les courbes des rendements des deux prototypes réalisés



Figure 5.11: Rendement des prototypes en fonction de la fréquence

Tableau 5.4: Valeurs mesurées des rendements

Fréquence (kHz)	100	200	300	400	500	600	700	800	900	1000
η_{CALC}	93,07	90,40	87,78	85,16	82,60	80,12	77,62	75,58	73,28	70,66
$\eta_{Basique}$	92,92	89,64	86,30	82,93	79,53	76,10	72,64	69,26	66,13	62,60

Le tableau 5.4 représente les valeurs mesurées des rendements des prototypes basique $\boldsymbol{\eta_{bbasique}}$ et le prototype assisté $\boldsymbol{\eta_{CALC}}$ en fonction de la fréquence



Figure 5.12: Energie dissipée par les **MOSFET**s en fonction des rapports cyclique

Tableau 5.5: Valeurs mesurées des puissances dissipées en fonction **α**

α %	10	20	30	40	50	60	70	80	90
P_{D_CALC} (w)	0,03	0,04	0,05	0,07	0,12	0,23	0,56	2,12	14,55
$P_{D_Basique}$(w)	0,13	0,18	0,26	0,43	0,77	1,68	4,54	17,18	107,98

Le tableau 5.5 représente les valeurs mesurées des puissances dissipées par les **MOSFET**s des prototypes basique $\boldsymbol{P_{D_Basique}}$ et assisté $\boldsymbol{P_{D_CALC}}$ **(w)** en fonction du rapport cyclique **α**.

Sur la Figure 5.12 on constate que :

- ✓ À partir du rapport cyclique **0.5** en commence a enregistré un écart entre les puissances dissipée par les **MOSFET**s des prototypes.
- ✓ La puissance dissipée par le **MOSFET** du convertisseur de base croit rapidement et prend une forme exponentielle pour les valeurs de rapport cyclique supérieur à **0.8**.

Pour éviter le claquage du transistor nous devons limiter le rapport cyclique à **0.8**. Pour cette raison, si l'algorithme de régulation ne converge pas avant d'atteindre cette valeur l'ajustement en hausse de la fréquence de découpage est effectuer.

La figure.5.13 représente une photo de l'écran de l'oscilloscope sur lequel sont représenter : le courant de drain **ID** (couleur jaune), la tension du drain-source **V_{DS}** (couleur turquoise). On remarque bien que cette Figure représente les imperfections du câblage par l'apparition des oscillations durant le blocage du **MOOFET**. En revanche ces formes d'ondes sont identiques à celles obtenues par simulation



Figure 5.13: Signaux de sortie (**V_{DS}**, **ID**) de prototype assisté

5.6 Conclusion :

Dans ce chapitre, une validation expérimentale des résultats de simulation est vérifiée. En premier lieu deux prototypes ont était réalisées sur la base d'une conception assistée par ordinateur. La conception retenue ne repose que sur du matériel grand publique, en ce qui concerne le rendement, bien que cette caractéristique soit fortement liée à la résolution de la

carte d'acquisition utilisé comme nous avons pu le constater en prenant en compte les contraintes pratiques et théoriques. Les résultats ont montré de très bonnes performances des circuits d'aide à la commutation en ce qui concerne la minimisation des pertes d'énergie des **MOSFET**s en régime de commutation. Les variations de la charge nous ont permis de vérifier la robustesse de l'algorithme proposé. Quelques améliorations pourraient être apportées à ce travail. En particulier, nous pourrions envisager une variante de l'algorithme de régulation du courant de charge permettant ainsi le fonctionnement en mode variables et dégradé pour réduire les surintensités. D'autre part, il serait intéressant de tester la version améliorée de la commande, en y incluant les modes dégradés avec une reconfiguration de la commande pour maintenir un fonctionnement a rapport cyclique élevé. Les imperfections engendrées par la connectique influent de façon non négligeable sur les formes d'ondes en commutation. Par ailleurs, dans la phase de validation l'influence des interconnexions est à prendre en compte. Une cellule de commutation considérée comme la structure élémentaire des convertisseurs statiques fonctionnant en commutation forcée a été étudiée.

6 CONCLUSION GENERALE

6.1 Conclusion générale

Les convertisseurs statiques de l'électronique de puissance ont subi une évolution technologique importante notamment dans le but d'augmenter leurs rendements et leurs puissances. Ces performances sont essentiellement dues à l'accroissement de la rapidité des composants semiconducteurs de puissance, ce qui permet la diminution des pertes en commutation constituant la grande partie des pertes dans les convertisseurs statiques. Ainsi, l'implantation géométrique et le choix d'une topologie de réalisation de convertisseurs utilisant ces composants modernes ne pose pas de problèmes de Compatibilité Electro Magnétique (**CEM**). C'est pourquoi, après une phase de conception fonctionnelle, le concepteur de convertisseurs statiques effectue une phase de simulation pour le dimensionnement final du convertisseur. Il est donc préférable d'utiliser des simulateurs performent et précis permettant d'évaluer les pertes en commutation et de prédire les éventuels problèmes. Dans ce contexte, d'optimisation et de prédétermination des performances de contrôle et des pertes d'énergie des convertisseurs, la conception assistée par ordinateur est largement déployée dans cette thèse dont l'objectif était la commande et le contrôle des convertisseurs électroniques destinés à la conversion de l'énergie électrique. Pour atteindre cet objectif, nous avons utilisé la plateforme de développement (**OrCAD**) pour la détermination et la minimisation des pertes d'énergie en commutation des **MOSFET**s de puissance. Les résultats issues de la simulation nous ont permis de développer et d'insérer un circuit d'aide à la commutation spécifique pour réduire les pertes en vue de la miniaturisation des convertisseurs statiques.

L'étude des éléments parasites nous a permis de tirer quelques conclusions fondamentales comme l'augmentation de la tension négative de la grille qui a un impact négatif sur le dépassement de la tension V_{DS} lors du blocage du transistor. Cependant, cette tension augmente également l'immunité au bruit, évitant ainsi un réamorçage indésirable du **MOSFET**. Les résultats obtenus expérimentalement nous ont permis de conclure que le convertisseur assisté fonctionne mieux que le convertisseur de base dans toutes les fréquences supérieures à 100 kHz, tandis qu'ils ont les mêmes performances en dessous de 100kHz. Le convertisseur assisté proposé est conçu avec des composants de taille et de poids réduits permettant ainsi de réaliser des convertisseurs compacts avec un dégagement thermique faible et une efficacité plus élevée. Les tests et les mesures effectués ont montré de très bonnes performances des circuits d'aide à la commutation en ce qui concerne la minimisation des pertes d'énergie des **MOSFET**s en régime de commutation.

les semi-conducteurs retenus pour le convertisseur considéré ont été testés et leurs énergies de commutation ont été aussi mesurées. Cela, a permis de vérifier la validité des modèles, la technologie et la structure du convertisseur choisi.

Le simulateur « Arduino » a été utilisé pour la validation d'une manière fiable et rapide des algorithmes de commande développés basés sur la stratégie de régulation retenue « Dichotomie » qui a donnée de très bons résultats en termes de temps de convergence et de stabilité.

De nombreuses améliorations restent à porter sur la commande retenue pour réduire les surtensions de sortie. Les variations de la source nous ont permis de vérifier la robustesse de l'algorithme de commande proposé par rapport à celle de l'hystérésis. Quelques améliorations pourraient être portées à cette étude, en particulier, nous pourrions envisager une variante de l'algorithme de régulation du courant de la charge permettant le fonctionnement en mode variables et dégradé pour réduire les surintensités. D'autre part, il serait intéressant de tester la version améliorée de la commande, en y incluant les modes dégradés avec une reconfiguration de la commande pour maintenir un fonctionnement à rapport cyclique élevé. Les imperfections engendrées par la connectique influent de façon non négligeable sur les formes d'ondes en commutation. Par ailleurs, dans la phase de validation, l'influence des interconnexions est à prendre en compte.

Références bibliographie

[1] Rąbkowski J., Peftitsis D., Nee H.-P., « Parallel Operation of Discrete SiC BJTs in a 6kW/250-kHz DC/DC Boost Converter », IEEE Trans. on Power Electron., Vol. 29, No. 5, 2482–2491, 2014

[2] Li X., Zhang L., Guo S., Lei Y., Huang A.Q., Zhang B., « Understanding switching losses in SiC MOSFET: Toward lossless switching », Wide Bandgap Power Devices and Applications (WiPDA), IEEE 3rd Workshop, Blacksburg, 257–262, 2015

[3] T.Ogura, « Recent Technical Trends and Future Prospects of IGBTs and Power MOSFETs». International Power Electronics Conference, IPEC-Hiroshima 2014

[4] J.D.van Wyk, «On a Future for Power Electronics». IEEE Journal of Emerging and Selected Topics In Power Electronics, Vol. 1, NO. 2, pp 59-72, June 2013

[5] M. Tsukuda, I. Omura, W. Saito et T. Domon, «Demonstration of High Output Power Density (50 W/cc) Converter using 600 V SJ-MOSFET and SiC-SBD» Integrated Power Systems (CIPS), 2006 4th International Conference, pp. 1,4, 7-9, Italy, June 2006.

[6] Y. Hayashi, K. Takao, T. Shimizu et H. Ohashi, «High Power Density Design Methodology» Power Conversion Conference - Nagoya, 2007. PCC '07, pp. 569,574, April 2007.

[7] J.W. Kolar, J. Biela, S. Waffler, T. Friedli, and U. Badstuebner. «Performance Trends and Limitations of Power Electronic Systems» Integrated Power Electronics Systems (CIPS), 6th International Conference, pp. 1-20, Trondheim, 2010

[8] M. P,. A. K. Dušan Graovac, «MOSFET Power Losses Calculation Using the DataSheet Parameters» Infineon, July 2006.

[9] F. Luchino, M. Ordonez, G. Oggier et J. Quaicoe, «MOSFET Power Loss Characterization Evolving into Multivariate Response Surface» Energy Conversion Congress and Exposition (ECCE), 2011 IEEE, pp. 1917,1922, Sept. 2011.

[10] Z. Shen, Y. Xiong, X. Cheng, Y. Fu et P. Kumar, «Power MOSFET Switching Loss Analysis: A New Insight» Industry Applications Conference, 2006. 41st IAS Annual Meeting. Conference Record of the 2006 IEEE, vol. 3, pp. 1438,144, Oct. 2006

[11] C. Batard, « Interactions composants-circuits dans les onduleurs de tension : caractérisation, modélisation, simulation,» Thèse doctorat : Génie électrique : Toulouse, INPT, 1992.

[12] B.J.Baliga. « Analytical Modeling of IGBT's: Challenges and Solutions». IEEE Trans On Electron Devices, VOL. 60, NO. 2, pp 535-543, February 2013

[13] M. Andresen, M. Liserre. « Impact of active thermal management on power electronics design». Chair of Power Electronics, Christian-Albrechts Universität zu Kiel, Kaiserstraße 2, 24143 Kiel, Germany, Microelectronics Reliability (2014).

[14] M. Mirjafari, R. S. Balog. «Survey of modelling techniques used in optimization of power electronic components». IET Power Electron., Vol. 7, Iss. 5, pp. 1192-1203, 2014

[15] H. Helali, D. Bergogne, J.B.H. Slama, et al. «Power converter's optimization and design. Discrete cost function with genetic based algorithms». European Conf. Power Electronics and Applications, pp. 1-7, 2005

[16] Z. Jakopovic, V. Sunde, and Z. Bencic «Electrothermal modeling and simulation with SIMPLORE». In 2003 IEEE International Conference on Industrial Technology, vol. 2, pp. 1141-1145, Dec. 2003

[17] M. Akhbari « Modèle de cellule de commutation pour les études des pertes et de performances CEM » Thèse de INP Grenoble France, 2000

[18] J. Brandelero, B. Cougo, T. Meynard et N. Videau, «A non-intrusive method for measuring switching losses of GaN power transistors, » Industrial Electronics Society, IECON 2013 - 39th Annual Conference of the IEEE, pp. 246,251, 10-13 Nov. 2013.

[19] Y. Shen, Y. Xiong, J. Jiang, Y. Deng, X. He et Z. Zeng, «Switching Loss Analysis and Modeling of Power Semiconductor Devices Base on an Automatic Measurement System, » Industrial Electronics, 2006 IEEE International Symposium on ,, vol. 2, pp. 853,858, July 2006.

[20] E. A. Jones, F. Wang, D. Costinett, Z. Zhang, and B. Guo, «Temperature-dependent turn-on loss analysis for GaN HFETs» IEEE Applied Power Electronics Conference and Exposition, 2016.

[21] M. Pinard « Convertisseur et EP command, description mise en œuvre » Dunod, Paris 2007.

[22] B. Agrawal, M. Preindl, B. Bilgin, and A. Emadi, "Estimating Switching Losses for SiC MOSFET swith Non-Flat Miller Plateau Region," IEEE Applied Power Electronics Conference and Exposition, 2017.

[23] C. Xiao, G. Chen et W. Odendaal, «Overview of Power Loss Measurement Techniques in Power Electronics Systems, » Industry Applications, IEEE Transactions on, vol. 43, n° 13, pp. 657,664, June 2007.

[24] Jizhen Fu, Zhiliang Zhang, Yan-fei liu, and Paresh C. Sen; « MOSFET Switching Loss Model and Optimal Design of a Current Source Driver Considering the Current Diversion Problem » IEEE Transactions On Power Electronics, Vol. 27, NO. 2, February 2012.

[25] Piotr Grzejszczak, Roman Barlik; « The description of turn-off process and evaluation of switching power losses in the ultra-fast power MOSFET » Power Electronics And Drives Vol. 1(36), No. 1, Doi: 10.5277/PED160104, 2016

[26] Daniel Christen, J¨urgen Biela; « Analytical Switching Loss Modelling based on Datasheet Parameters for MOSFETs in a Half-Bridge » IEEE Transactions on Power Electronics, Doi 10.1109/TPEL.2018.2851068, 2018

[27] M. Rodríguez, A. Rodríguez, P. Miaja, D. Lamar et J. Zúniga, «An Insight into the Switching Process of Power MOSFETs: An Improved Analytical Losses Model» Power Electronics, IEEE Transactions on, vol. 25, n° 16, pp. 1626,1640, 2010.

[28] Badstuebner, U., Biela, J., Kolar, J.W. « Power density and efficiency optimization of resonant and phase-shift telecom DC-DC converters ». IEEE Applied Power Electronics Conf. Exposition (APEC), pp. 311-317, 2008

[29] M. Michel, Manuel pratique de compatibilité électromagnétique, 2 éd., Hermès - Lavoisier, 2003.

[30] S.Hrigua « Contribution à l'élaboration de modèles précis et à faible coût de calcul pour l'électronique de puissance et la CEM» Thèse de ENS Cachan France, janvier 2014

[31] K. Ammous, B. Allard, O. Brevet, H. Omari, D. Bergogne, D. Ligot, R. Ehlinger, H. Morel, A. Ammous et F. Sellami, «Error in estimation of power switching losses based on electrical measurements, » Power Electronics Specialists Conference, 2000. PESC 00. 2000 IEEE 31st Annual, vol. 1, pp. 286,291, 2000.

[32] N Rai, Nikhil Gupta, Prashant Bansal, "Design and Analysis of DC-DC Boost Converter" International journal of advanced research and innovation, Volume 4 Issue 3, 499-502, ISSN 2347-3258, 2016

[33] S. Munk-Nielsen, F. Blaabjerg et J. Pedersen, « An advanced measurement system for verification of models and datasheets, » Computers in Power Electronics, 1994., IEEE 4th Workshop on, pp. 209,214, Aug 1994.

[34] V. Kumar, S. Reddy et G. Narayanan, « Measurement of IGBT switching characteristics and loss using coaxial current transformer» Power Electronics (IICPE), 2012 IEEE 5th India International Conference on, pp. 1,6, Dec. 2012.

[35] J. Gladish, « MOSFET selection to minimize losses in low-output-voltage» Fairchild Semiconductor Power Seminar, 2008-2009.

[36] Y. Ren, M. Xu, J. Zhou et F. Lee, «Analytical loss model of power MOSFET» Power Electronics, IEEE Transactions on, vol. 221, n° 12, pp. 310,319, March 2006.

[37] B.K. Bose. « Power Electronics-Historical Perspective and My Experience». IEEE Ind App Mag, pp 7-81, Mar Apr 2014

[38] L.Michel. « Pilotage optimal des IGBT et commande sans-modèle des convertisseurs de puissance ». Thèse de Doctorat En Génie Électrique, De L'université Du Québec À Trois-Rivières Canada, Juin 2012

[39] E. K. Sato, E. Kazuhide, M. Kinoshita, Y. Yamamoto and T. Amboh. «High efficiency multilevel uninterruptible power supply» IEEE Energy Conversion Congress and Exposition, pp.3143-3150, Sept. 2009.

[40] Baliga, B.J. «Fundamentals of power semiconductor devices». Springer, Berlin, 2008

[41] J.Biela, U. Badstubner, J.W. Kolar «Design of a 5 kW, 1U, 10 kW/ ltr. resonant DC-DC converter for telecom applications». Proc. 29th Int. Telecommunications Energy Conf. (INTELEC), pp. 824-831, 2007

[42] J.W.Kolar, J. Biela, J. Minibock «Exploring the pareto front of multi-objective singlephase PFC rectifier design optimization - 99.2% efficiency vs. 7 kW/din3 power density». Int. Power Electronics and Motion Control Conf. (IPEMC), pp. 1-21, 2009

[43] U. Badstuebner, J. Biela, B. Faessler, D. Hoesli, J.W. Kolar «An optimized 5 kW, 147 W/in3 telecom phase-shift DC-DC converter with magnetically integrated current doubler». IEEE Applied Power Electronics Conf, Exposition (APEC), pp. 21-27, 2009

[44] U. Badstuebner, J. Biela, J.W. Kolar «An optimized, 99% efficient, 5 kW, phase-shift PWM DC-DC converter for data centers and telecom applications». Int. Power Electronics Conf. (IPEC), pp. 626-634, 2010

[45] U. Badstuebner, J. Biela, J.W. Kolar «Design of an 99%-efficient, 5 kW, phase-shift PWM DC-DC converter for telecom applications». IEEE Applied Power Electronics Conf. Exposition (APEC), pp. 773-780, 2010

[46] J. Biela, U. Badstuebner, J.W. Kolar «Impact of power density maximization on efficiency of DC-DC converter systems». IEEE Trans. Power Electronics, 24, (1), pp. 288-300, 2009,

[47] J. Biela, J.W. Kolar, G. Deboy «Optimal design of a compact 99.3% efficient single-phase PFC rectifier». IEEE Applied Power Electronics Conf. Exposition (APEC), pp. 1397-1404, 2010

[48] J.W. Kolar, J. Biela, U. Badstubner «Impact of power density maximization on efficiency of dc-dc converter systems». Proc. Seventh Int. Conf. Power Electronics, pp. 23-32, 2007

[49] S. Waffler, M. Preindl, J.W. Kolar «Multi-objective optimization and comparative evaluation of Si soft-switched and SiC hard-switched automotive DC-DC converters». Conf. IEEE Industrial Electronics (IECON), pp. 3814-3821, 2009

[50] K. Rigbers, S. Schroder, T. Durbaum, M. Wendt, R.W. De Doncker «Integrated method for optimization of power electronic circuits». Power Electronics Specialists Conf. (PESC), pp. 4473-4478, 2004,

[51] R. Yu, B. Pong, B. Ling, J. Lam «Two-stage optimization method for efficient power converter design including light load operation». IEEE Trans. Power Electron, 27, (3), pp. 1327-1337, 2011

[52] K.Ejjabraoui, C. Larouci, P. Lefranc, C. Marchand «A pre-sizing approach of DC-DC converters, application to design a buck converter for the automotive domain». Int. Power Electronics and Motion Control Conf. (IPEMC), pp. 517-523, 2009

[53] D. Carli, D. Brunelli, D. Bertozzi, L. Benini «A high-efficiency wind-flow energy harvester using micro turbine». Int. Symp. Power Electronics Electrical Drives Automation and Motion (SPEEDAM), pp. 778-783, 2010

[54] F.W. Combrink, H.T. Mouton, J.H.R.Enslin «Design optimisation of a new active resonant snubber for high power IGBT converters». Power Electronics Specialists Conf. (PESC), pp. 1469-1475, 2000

[55] F.W. Combrink, H.T. Mouton, J.H.R. Enslin, H. Akagi « Design optimization of an active resonant snubber for high power IGBT converters». IEEE Trans. Power Electron, 21, (1), pp. 114-123, 2006

[56] L. Jieli, C.R. Sullivan, A. Schultz « Coupled-inductor design optimization for fast response low-voltage». IEEE Applied Power Electronics Conf. Exposition (APEC), pp. 817-823, 2002.

[57] S.B. Kjaer, F. Blaabjerg «Design optimization of a single-phase inverter for photovoltaic applications». Proc. 34th IEEE Annual Power Electronics Specialist Conf. (PESC), pp. 1183-1190, 2003

[58] M. Mirjafari, R.S.Balog «Multi-objective design optimization of renewable energy system inverters using a descriptive language for the components». IEEE Applied Power Electronics Conf. Exposition (APEC), pp. 1838-1845, 2011

[59] C. Gezgin, B.S. Heck, R.M. Bass «Simultaneous design of power stage and controller for switching power supplies». IEEE Trans Power Electron. 12, (3), pp. 558-566, 1997

[60] Z. Xunwei, T.G. Wang, F.C. Lee «Optimizing design for low voltage DC-DC converters». IEEE Applied Power Electronics Conf. Expo (APEC), pp. 612-616, 1997

[61] C. Marxgut, J. Biela, J.W. Kolar, et al. « DC-DC converter for gate power supplies with an optimal air transformer». IEEE Applied Power Electronics Conf. Expo (APEC), pp. 1865-1870, 2010

[62] F. Haizoune, H.J. Bergveld, J. Popovic-Gerber, J.A. Ferreira «Topology comparison and design optimisation of the buck converter and the single-inductor dual-output converter for system-in-package in 65 nm CMOS». Proc. Sixth Int. Power Electronics and Motion Control Conf. (IPEMC), pp. 295-301, 2009

[63] M.Gerber, J.AFerreira, I.W. Hofsajer, N. Seliger, «Interleaving optimization in synchronous rectified DC/DC converters». IEEE Power Electronics Specialists Conf. (PESC), pp. 4655-4661, 2004

[64] S. Musunuri, P.L Chapman « Design of low power monolithic DC-DC buck converter with integrated inductor». Proc. 36th Power Electronics Specialists Conf. (PESC), pp. 1773-1779, 2005

[65] F. Blaabjerg, J.K. Pedersen «Optimized design of a complete three-phase PWM-VS inverter». Power Electronics Specialists Conf. (PESC), pp. 1272-1280, 1996

[66] H.H.T. Yeung, N.K. Poon, S.L.Lai «Generic optimization for SMPS design with smart scan and genetic algorithm». Int. Power Electronics and Motion Control Conf. (IPEMC), pp. 1-5, 2006

[67] S.Musunuri, P.L.Chapman « Optimization of CMOS transistors for low power DC-DC converters». Power Electronics Specialists Conf. (PESC), pp. 2151-2157, 2005

[68] T.Takayama, D. Maksimovic «A power stage optimization method for monolithic DC - DC converters». Power Electronics Specialists Conf. (PESC), pp. 1-7, 2006

[69] B.Farhangi, H.A.Toliyat «Modeling isolation transformer capacitive components in a dual active bridge power conditioner». IEEE Energy Conversion Congress & Expo (ECCE), Denver, Colorado, 2013

[70] B.Farhangi, S. Farhangi «Comparison of z-source and Boost-buck inverter topologies as a single phase transformer-less photovoltaic grid-connected power conditioner». IEEE Power Electronics Specialists Conf. (PESC), pp. 1-6, 2006

[71] B.Farhangi, S.Farhangi «Application of Z-source converter in photovoltaic grid connected transformer-less inverter». Electr. Power Qual. Utilisation, 12, pp. 41-45, 2006

[72] I.Chowdhury, M.Dongsheng «Design of reconfigurable and robust integrated sc power converter for self-powered energy-efficient devices». IEEE Trans. Ind. Electron., 56, (10), pp. 4018-4028, 2009

[73] T.Soeiro, J.Biela, J.Muhlethaler, et al «Optimal design of resonant converter for electrostatic precipitators». Int. Power Electronics Conf. (IPEC), pp. 2294-2301, 2010

[74] H.Kragh, F.Blaabjerg, J.K.Pedersen «An advanced tool for optimised design of power electronic circuits». Industry Applications Conf. pp. 991-998, 1998

[75] S.Clemente « Accurate junction temperature calculation optimizes IGBT selection for maximum performance and reliability». International Rectifier Corp. Technical Report, 1994

[76] A.T.Bryant, D.M.Jaeggi G.T.Parks, P.R.Palmer «The influence of operating conditions on multi-objective optimization of power electronic devices and circuits». Industry Applications Conf. pp. 1449-1456, 2005

[77] P. Leturcq «A study of distributed switching processes in IGBTs and other power bipolar devices». Power Electronics Specialists Conf. (PESC), pp. 139-147, 1997

[78] P.R. Palmer, E. Santi, J.L. Hudgins, et al « Circuit simulator models for the diode and IGBT with full temperature dependent features» IEEE Trans. Power Electron, 18, (5), pp. 1220-1229, 2003

[79] The Spice page. EECS Department of the University of California at Berkeley. Site: http://bwrc.eecs.berkeley.edu/Classes/IcBook/SPICE

[80] M. Akhbari, "Modèle de Cellule de Commutation pour les Etudes de Pertes et de Performances CEM", Thèse de doctorat de l'INPG, février 2000.

[81] L. Aubard, "Modélisation des Transistors MOS de puissance pour l'électronique de commutation", Thèse de doctorat de l'INPG, janvier 1999.

[82] B. Rivet, "New High Voltage Ultra-fast Diodes: The Turbo switch TM A and B series", SGS-Thomson Microelectronics, Application Note, March 1994.

[83] E. Labouré, "Contribution à l'étude des perturbation conduites dans les alimentations continu-continu isolées", Thèse de doctorat, Octobre 1995, ENS de Cachan, LESIR Paris.

[84] R. Kolessar "Physical Study of the Power Diode Turn-On Process", IEEE-IAS'00, Rome, Italy, 2000.

[85] M. Akhbari, JL. Schanen, R. Perret, "Switching cell design with EMC and con1n1utation losses criterion", IEEE-IAS'99, Phoenix, Arizona, USA, submitted for Transaction, Octobre 1999

[86] W. Teulings, "Prise en compte du cablage dans la conception et la simulation, des convertisseurs de puissance : Performance CEM", Thèse de doctorat de l'INPG, Avril 1997.

[87] F. Mérienne, "Influence de l'interaction Puissance-commande sur le fonctionnement des convertisseurs d'Électronique de puissance : Simulation fine - Recherches des règles de conception", Thèse de doctorat de l'INPG, Janvier 1996.

[88] F. Mérienne, J. Roudet, JL Schanen, "Switching disturbance due to source inductance for a power MOSFET: Analysis and solution", IEEE-PESC'96, pp. 1743-1747, 1996

[89] A. Schellmanns, "Circuits équivalents pour transformateurs multi-enroulements. Application à la CEM conduite d'un convertisseur », Thèse de doctorat de l'INPG, Juillet 1999.

[90] J.-L. Schanen, "Intégration de la Comptabilité Électromagnétique dans la conception de convertisseurs en Électronique de Puissance", Thèse de doctorat de l'INPG, Janvier 1994.

[91] E. Clavel, "Vers un Outil de conception de cablage: Le Logiciel InCa", Thèse de doctorat de l'INPG, Novembre 1996.

[92] B. BERNOUX, " Caractérisation de MOSFETs de puissance cyclés en avalanche pour des applications automobile micro-hybrides", Thèse de doctorat de l'INSA Toulouse, mars 2010

[93] J. Roudet, J.L. Schanen, E. Clavel, "Importance des interconnexions en Electronique de Puissance : Modélisation et Caractérisation expérimentale", Revue internationale de Génie électrique, Vol. 2-N° 1/1998, pp. 55-82, Janvier 1998

[94] S. M. Sze, "Physics of Semiconductor Devices", Second Edition, Ed. John Wiley & Sons, 1981.

[95] J. Arnould, P. Merle, "Dispositifs de l'électronique de puissance", Vol. 1 et 2, Ed. Hermes, 1992.

[96] P. Leturcq, "Semiconducteurs de puissance unipolaires et mixtes", Part. 1 et 2, Techniques de l'Ingénieur, vol. D3 108-109, 2002.

[97] J-L. Sanchez, H. Tranduc, T. Phan Pham, M. Gharbi, P. Rossel, G. Charitat, B. Vertongen, "Influence des zones d'accès sur la résistance à l'état passant des transistors moyennes tensions VDMOS de puissance", Revue de Physique Appliquée, Vol. 20, pp 759-770, 1985.

[98] Albea, C., G. Garcia et L. Zaccarian. «Hybrid dynamic modeling and control of switched a new system: application to dc-dc converters», dans 2015 54th IEEE Conference on Decision and Control (CDC), IEEE, p. 2264 2269. 16, 24, 27, 2015.

[99] Deaecto, G., J. Geromel, F. Garcia et J. Pomilio. «Switched a-ne systems control design with application to dc?dc converters», Control Theory & Applications, IET, vol. 4, no 7, p. 1201-1210. 16, 24, 25, 26, 2010.

[100] Beccuti, A. G., S. Mariéthoz, S. Cliquennois, S. Wang et M. Morari. «Explicit model predictive control of dc dc switched-mode power supplies with extended kalman ltering» , IEEE Transactions on Industrial Electronics, vol. 56, no 6, p. 1864 1874. 15, 2009.

[101] Cortés, P., M. P. Kazmierkowski, R. M. Kennel, D. E. Quevedo et J. Rodríguez. «Predictive control in power electronics and drives», Industrial Electronics, IEEE Transactions on, vol. 55, no 12, p. 4312-4324. 15, 2008

[102] Kazmierkowski, M. P. et L. Malesani. «Current control techniques for threephase voltage-source PWM converters: A survey», IEEE Transactions on industrial electronics, vol. 45, no 5, p. 691-703. 13, 2015, 1998.

[103] Reshma, B. R. et S. M. Arun., «Gain scheduling implementation in dc/dc buck converter using pid controller», International Journal of Engineering Research and Technology, vol. 4, no 7, p. 1063-1067. 14, 2015

[104] Zhou, S. et G. A. Rincon-Mora., «A high e-ciency, soft switching dc-dc converter with adaptive current-ripple control for portable applications», IEEE Transactions on Circuits and Systems II : Express Briefs, vol. 53, no 4, p. 319-323. 13, 2006

[105] P. Rossel, H. Tranduc, M. Gamboa, T. Phan Pham, "Limitation fondamentale dans les transistors MOS de puissance ; le compromis entre la résistance à l'état passant RON et la tension de claquage VDBR ", Revue de Physique Appliquée, Vol. 16, pp 509-515, 1981.

[106] L. Lorenz, G. Deboy, A. Knapp, M. März, "COOLMOSTM- a new milestone in high voltage Power MOS", Proceedings of ISPSD 1999, pp 3-10, 1999.

[107] P. Aloïsi, "Les semiconducteurs de puissance", Ed. Ellipses, 2001.

[108] P. Leturcq, MO. Berraies, JL. Massol, "Implementation and validation of a new Diode Model for Circuit Simulation", IEEE-PESC'96, 1996

[109] E. Farjah, "Contribution aux caractérisations électriques et thermiques des transistors de puissance à grille isolée", Thèse de doctorat de l'INPG, octobre 1994.

[110] F. Mérienne, "Influence de l'interaction puissance-commande sur le fonctionnement des convertisseurs d'Électronique de puissance : Simulation fine - Recherches des règles de conception", Thèse de doctorat de l'INPG, janvier 1996.

[111] S. Saha, «MOSFET test structures for two-dimensional device simulation » Solid-State Electronics, Elsevier, vol. 38, n° 11, p. 69–73, 1995.

[112] A. Bryant, X. Kang, E. Santi, P. Palmer et J. Hudgins, «Two-step parameter extraction procedure with formal optimization for physics-based circuit simulator IGBT and p-i-ndiode models,» Power Electronics, IEEE Transactions on, vol. 21, n° 12, pp. 295,309, March 2006.

[113] Y. Lembeye, JL. Schanen, JP. Keradec "Experimental characterization of insulated gate power components : Capacitive aspects", IEEE-IAS'97, New Orleans, 1997.

[114] D.V. Malyna «Accelerated synthesis of electrically and thermally constrained power electronic converter systems» Phd dissertation, de Technische Universiteit Eindhoven, Novembre 2007.

[115] J. Z. Chen, Y. Wu, D. Borojevich, and J. H. Bohn «Integrated electrical and thermal modeling and analysis of IPEMs» In The 7-th Workshop on Computers in Power Electronics, 2000. COMPEL 2000, pp. 24-27, July 2000,

[116] YaliXiong, Shan Sun, Hongwei Jia, Patrick Shea, and Z. John Shen, «New Physical Insights on Power MOSFET Switching Losses» IEEE Transactions On Power Electronics, Vol. 24, NO. 2, February 2009.

[117] G. Lefèvre, D. Degrenne et S. Mollov, « Optimisation Thermique d'un Onduleur Solaire Bas-Coût de 2kW,» Symposium De Genie electrique (SGE'14), Jul 2014.

[118] J. Visser, D. de Kock et F. Conradie, «Minimisation of heat sink mass using mathematical optimisation,» Semiconductor Thermal Measurement and Management Symposium, 2000. Sixteenth Annual IEEE, pp. 252,259, 2000.

[119] R. E. Simons, «Estimating Natural Convection Heat Transfer for Arrays of Vertical Parallel Flat Plates » Electronics Cooling, Feb 2002.

[120] R. Knight, D. Hall, J. Goodling et R. Jaeger, «Heat sink optimization with application to microchannels, » Components, Hybrids, and Manufacturing Technology, IEEE Transactions on, vol. 15, n° 15, pp. 832,842, Oct 1992.

[121] U. Drofenik, A. Stupar et J. Kolar, «Analysis of Theoretical Limits of Forced-Air Cooling Using Advanced Composite Materials With High Thermal Conductivities » Components, Packaging and Manufacturing Technology, vol. 1, n° 14, pp. 528,535, April 2011.

[122] H. Zhang, D. Pinjala et P.-S. Teo, «Thermal management of high power dissipation electronic packages: from air cooling to liquid cooling» Electronics PackagingTechnology, 2003 5th Conference (EPTC 2003), pp. 620,625, Dec. 2003.

[123] U. Drofenik, G. Laimer et J. Kolar, «Pump characteristic based optimization of a direct water-cooling system for a 10 kW/500 kHz Vienna rectifier» Power Electronics Specialists Conference, 2004. PESC 04. 2004 IEEE 35th Annual, vol. 6, pp. 4894,4900, Jun 2004.

[124] J. Toth, R. DeHoff et K. Grubb, «Heat pipes: the silent way to manage desktop thermal problems» Thermal and Thermomechanical Phenomena in Electronic Systems, 1998. ITHERM '98. The Sixth Intersociety Conference on, pp. 449,455, May 1998.

[125] H. Xie, A. Ali et R. Bhatia, «The use of heat pipes in personal computers » Thermal and Thermomechanical Phenomena in Electronic Systems, 1998. ITHERM '98. The Sixth Intersociety Conference on, pp. 442,448, May 1998.

[126] J. M. Dorkel, “Semiconducteurs de puissance. Problèmes thermiques ”, Part. 1 et 2, Techniques de l’Ingénieur, vol. D3 112-113, 2003

[127] A. Fillatre, “Comparaison des performances limites à l’état passant des transistors de puissance bipolaires et MOS”, Thèse de doctorat de l’Institut National des Sciences Appliquées de Toulouse, 1982.

[128] P. Sochoux, J. Yu, A.Bhobe et F. Centola, «Heat sink design flow for EMC,» Design Con 2008, IEC publications, pp. 1-17, 2008.

[129] S. Manivannan, R. Arumugam, S. Devi, S. Paramasivam, P. Salil et B. Subbarao, «Optimization of heat sink EMI using Design of Experiments with numerical computational investigation and experimental validation » Electromagnetic Compatibility (EMC), 2010 IEEE International Symposium on, pp. 295,300, July 2010.

[130] A. Claudio, M. Cotorogea et M. Rodriguez, «Parameter extraction for physics-based IGBT models by electrical measurements » Power Electronics Specialists Conference, 2002. pesc 02, vol. 3, pp. 1295,1300, 2002.

[131] R.J.Pasterczyk, J.M.Guichon, J.L.Schanen, E. Atienza « PWM inverter output filter cost-to-losses trade off and optimal design». IEEE Trans. Ind, 45, (2), pp. 887-897, Appl., 2009

[132] Wang, F., Shen, W., Boroyevich, D.,et al «Design optimization of industrial motor drive power stage using genetic algorithms». Int. Power Electronics and Motion Control Conf. (IPEMC), pp. 1-5, 2006

[133] B. Farhangi, H.A. Toliyat, A.Balaster «High impedance grounding for onboard plug-in hybrid electric vehicle chargers». IEEE Power Engineering, Istanbul, Turkey, pp. 609 – 613, 2013

[134] A. Libow, J. Strydom, M. de Rooij et Y. Ma, « GaN Transistors for Efficient Power Conversion », Power Conversion Publications - 1er édition, 2012.

[135] Z. Zhang, W. Eberle, Z. Yang, Y.-F. Liu et P. Sen, «Optimal Design of Resonant Gate Driver for Buck Converter Based on a New Analytical Loss Model » Power Electronics, IEEE Transactions on, vol. 23, n° 12, pp. 653,666, March 2008.

[136] O. Ambacher, J. Smart, J. Shealy, N. Weimann, K. Chu, M. Murphy, W. Schaff, L. F. Eastman, R. Dimitrov, L. Wittmer, M. Stutzmann, W. Rieger et J. Hilsenbeck, «Twodimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures,» Journal of Applied Physics, vol. 85, n° 16, pp. 3222-3233, 1999.

[137] X. Huang, Z. Liu, F. Lee et Q. Li, «Characterization and Enhancement of HighVoltage Cascode GaN Devices » Electron Devices, IEEE Transactions on, vol. PP, p. 1.

[138] K. Chen, L. Yuan, M. Wang, H. Chen, S. Huang, Q. Zhou, C. Zhou, B. K. Li et J. Wang, «Physics of fluorine plasma ion implantation for GaN normally-off HEMT technology » Electron Devices Meeting (IEDM), 2011 IEEE International, Dec. 2011.

[139] N. Videau, « Convertisseurs continu-continu non isolés à haut rapport de conversion pour Piles à Combustible et Electrolyseurs - Apport des composants GaN,» Thèse de doctorat, Institut National Polytechnique de Toulouse (INPT), Laboratoire LAPLACE, Toulouse, France, 2014.

[140] I. Z. J. H. L. Lorenz, «Second Generation CoolMOS Improves on Previous Generation's Characteristics » PCIM Power Electronics Technology, pp. 9-13, NOV 2000.

[141] J. Waldron et T. Chow, «Physics-based analytical model for high-voltage bidirectional GaN transistors using lateral GaN power HEMT » Power Semiconductor Devices and ICs (ISPSD), 2013 25th International Symposium on, pp. 213,216, May 2013.

[142] Zhang Z., Wang F., Tolbert L.M., Blalock B.J., Costinett D.J., « Active gate driver for fast switching and cross-talk suppression of SiC devices in a phase-leg configuration », Applied Power Electronics Conference and Exposition (APEC), IEEE, Charlotte, 774–78, 2015

[143] D. Reusch, F. Lee, D. Gilham et Y. Su, «Optimization of a high-density gallium nitride based non-isolated point of load module » Energy Conversion Congress and Exposition (ECCE), 2012 IEEE, pp. 2914,2920, Sept. 2012.

[144] S. Kim et D. Neikirk, «Compact equivalent circuit model for the skin effect » Microwave Symposium Digest, 1996., IEEE MTT-S International, vol. 3, pp. 1815,1818, June 1996.

[145] C. Ma, P. O. Lauritzen et J. Sigg, «Modeling of power diodes with the lumped-charge modeling technique » Power Electronics, IEEE Transactions on, vol. 12, n° 13, pp. 398,405, May 1997.

[146] F. Forest, J.-J. Huselstein, S. Faucher, M. Elghazouani, P. Ladoux, T. Meynard, F. Richardeau et C. Turpin, «Use of opposition method in the test of high-power electronic converters » Industrial Electronics, IEEE Transactions on, vol. 53, n° 12, pp. 530,541, April 2006.

[147] K. Matsushita, T. Ogura, I. Omura, H. Ninomiya et H. Ohashi, «Tail-current-less 4.5 kV switching device realizing high frequency operation » Power Semiconductor Devices and IC's, 1997. ISPSD '97., 1997 IEEE International Symposium on, pp. 247,250, May 1997.

[148] Z. Zhang, W. Zhang, F. Wang, L. Tolbert et B. Blalock, «Analysis of the switching speed limitation of wide band-gap devices in a phase-leg configuration » Energy Conversion Congress and Exposition (ECCE), 2012 IEEE, pp. 3950,3955, Sept. 2012.

[149] N. Videau, T. Meynard, G. Fontes et D. Flumian, «A Non-isolated DC-DC Converter with InterCell Transformer for Buck-type or Boost-type Application Requiring High Voltage Ratio and High Efficiency » PCIM (Power Control and Intelligent Motion) Europe 2013, May 2013.

[150] B. Cougo, H. Schneider et T. Meynard, «Accurate switching energy estimation of wide bandgap devices used in converters for aircraft applications » Power Electronics and Applications (EPE), 2013 15th European Conference on , pp. 1,10, Sept. 2013.

[151] B.A.Martinez-Trevino et.al., “Nonlinear control of output voltage regulation of a Boost converter with a constant power load,” IEEE Transactions on Power Electronics, vol.34, no.11, pp. 10381-10385, Nov-2019.

[152] HUGHES B. et al., « Normally-off GaN switching 400V in 1.4ns using an ultra-low resistance and inductance gate drive », Wide Bandgap Power Devices and Applications (WiPDA), IEEE Workshop, Columbus, 76–79, 2013

[153] Siddhartha Behera, Brijesh Kumar, Rabindra Kumar Behera, "Minimization of Input Ripple Current for Soft-Switching Buck-Boost Converter," International Journal of Engineering and Advanced Technology (IJEAT) ISSN: 2249 – 8958, Volume-9 Issue-2, December, 2019

[154] H.Lee and J.J.Yun, "Quasi-Resonant voltage doubler with snubber capacitor for Boost half-bridge dc-dc converter in photovoltaic inverter," IEEE Transactions on Power Electronics, vol.34, no.9, pp. 8377-8388, Sept-2019

[155] S.S.Dobakhshri, J.Milimonfared, M.Taheri and H.Moradisizkoohi., "A quasi-resonant current-fed converter with minimum switching losses," IEEE Transactions on Power Electronics, vol.32, no.1, pp. 353-362, Jan-2017

[156] P. Xuewei et A. Rathore, «Naturally Clamped Zero-Current Commutated Soft Switching Current-Fed Push–Pull DC/DC Converter: Analysis, Design, and Experimental Results » Power Electronics IEEE Transactions on, vol. 30, n° 13, pp. 1318,1327, March 2015

7 ANNEXE

Minimization of the switching losses of Boost converters

Azzeddine GATTAL[1], Youcef SOUFI[2], Abdrezak LACHOURI[1], Mahmoud MAAMRI[2]

[1]Department of Electrical Engineering, University 20 Aout1955, Skikda, Algeria
[2]Labget laboratory, Department of Electrical Engineering,
Faculty of Sciences and technology,
Route de Constantine, 12002, Tebessa, Algeria

Abstract

This paper deals with the operation and analysis of a DC-DC Boost converter with the aid of OrCAD-Pspice environment in order to improve its operation. The goal is to minimize the switching losses, the weight and volume given by the passive elements, such as: filters and heat sinks. The sizing of these elements and the switching losses are proportional to the switching frequency of the semiconductors. To overcome the above difficulties, the association of a switching assistance circuit 'SAC' within the conventional Boost converter is designed. The proposed technique is simple, flexible, accurate, and efficient and the performance of the proposed approach is evaluated by comparing it with the conventional one (without 'SAC' circuit). The obtained simulation results show the effectiveness of the proposed technique in terms of volume minimization and switching losses.

Keywords:DC/DC Boost converter, switching loss, 'SAC' circuit, filters, MOSFET.

Received: 05 March 2020

To cite this article:
GATTAL A., SOUFI Y., LACHOURI A., MAAMRI M., "**Minimization of the switching losses of Boost converters**", in *Electrotehnica, Electronica, Automatica (EEA)*, 2020, vol. 68, no. 2, pp. 14-22, ISSN 1582-5175.

1. Introduction

Energy converters suffer from power losses caused by transistors; main components of these losses [1]- [4]. One way of limiting power losses in MOSFET transistors is to minimize the blocking time by reducing the gate resistance [5], [6]. Thus, the gate resistance depends on the fan-out of the control circuit and the cut-off frequency of the low-pass filter formed by this resistance *Rg* and the capacity *CGS* of the MOSFET [9], [7], [8]. Reducing the gate resistance of the MOSFET can lead to a false interpretation of the measurement results of the switching energy losses based on the form of the drain-source voltage *VDS* and the drain current *ID* [9], [10].

This article provides a detailed description of the power MOSFET switching process, considered as the weak link in energy converters. With the use of a switching assistance circuit based on the delay in the rise of the current *ID* passing through the transistor at the opening (during T_{on}) and delaying the rise of the voltage *VDS* at the closing (during T_{Off}) (Figures 2 and Figure 3), we have come to lower the energy dissipated by the semiconductor.

During the switching process, the dissipated energy is crucial; the correct determination of its value is quite difficult due to the limitations of experimental measurements. Therefore, the use of an advanced simulation program is useful; to measure the phenomena of energy losses dissipated by the transistor considered in this article, we used the simulation results of the switching process carried out with OrCAD PSpice. These results have been verified by laboratory tests aimed at ensuring their proper functioning under static and dynamic conditions, including the consistency of energy losses measurement dissipated by the BOOST converter and the dependency of the output current losses on the duty cycle and frequency.

The rest of this paper is arranged as follows: section 2, presents the basic structure of a DC-DC Boost converter. Section 3, specifies a brief idea on the switching power losses. In section 4, switching power losses during conduction and blockage are analyzed and discussed. The minimization of transistor switching losses for both cases, during conduction and blockage is developed in section 5. Combination of assistance circuits in the Boost converter to minimize the loss of energy in switching is presented in section 6. The experimental and simulation results are provided in 7. Finally, the conclusion is presented in the last section.

2. Basic structure of a DC-DC Boost converter

The basic structure of a Boost converter is shown in Figure 1, it results from the association of a controlled switch (T) and an antiparallel diode (D).



Figure 1: Basic structure of a DC-DC Boost converter

This circuit has two modes of operation depending on whether the current flowing in the inductance L is or is not continuous (does not cancel during the period). As the continuous conduction mode is the most interesting for this converter, we will only study this mode.

During 0<t<αT

Transistor T is closed (saturated) and diode D is blocked

We have:

$$V_{DC} = \mathrm{L}\frac{\mathrm{di}}{\mathrm{dt}} \quad (1)$$

from where

$$i(t) = I_m + \frac{V_{DC}}{L}t \quad (2)$$

At the instant t = αT the current in the inductance reaches the peak value:

$$I_M = I_m + \frac{V_{DC}}{L}\alpha T \quad (3)$$

During αT <t<T

At t = αT, Transistor T is blocked and diode D becomes conductive and we have:

$$V_{DC} - V_S = L\frac{di}{dt} \quad (4)$$

$$i(t) = I_M - \frac{V_S - V_{DC}}{L}(t - \alpha T) \quad (5)$$

At t = T the current in the inductance reaches its minimum value:

$$I_m = I_M - \frac{V_S - V_{DC}}{L}(1 - \alpha T) \quad (6)$$

Let *ΔI* be the ripple of the current in the inductance:

$$\Delta I = I_M - I_m = \frac{V_{DC}}{L}(\alpha T) = \frac{V_S - V_{DC}}{L}(1 - \alpha T) \quad (7)$$

So

$$V_S = \frac{V_{DC}}{(1-\alpha)} \quad (8)$$

It can be seen that the output voltage of the converter only depends on the voltage input and the duty cycle α. As α is always between 0 and 1, the converter is always a voltage booster.

Note that the output voltage is theoretically independent of the load. In the practice, the regulation loop will therefore only have to compensate for variations in the input voltage and imperfections of the actual components. The most obvious regulation strategy is pulse width modulation (PWM).

When the output current I_S decreases, for example by increasing the resistance R_L, the circuit can pass into discontinuous conduction (the current is canceled during the period).

We show that the expression of the output voltage is then written:

$$V_S = V_{DC}\left(\frac{1}{2} + \sqrt{\frac{1}{4} + \frac{R_L T}{2.L}\alpha^2}\right) \quad (9)$$

Note that the output voltage is no longer independent of the load and the frequency. It is therefore important to know the operating limit in continuous conduction

3. Measurement of power losses

The measurement of power losses in switches is of great importance for the design of power electronics systems. A method described in [12], [13] consists in taking the current passing through a switch and the voltage at these terminals, in order to find the losses of energies by the product current voltage. These losses can be defined as the sum of conduction losses, blocking losses to which the switching losses are added.

$$P_T = P_C + P_B + P_{Sw} \quad (10)$$

Where:

P_T : total power dissipated by the switch

P_C : power dissipated by the switch during conduction

P_B : power dissipated by the switch during blocking

P_{Sw} : power dissipated by the switch during switching

The conduction losses and blocking losses are proportional to the square of the current, and for these to be minimized one can use MOSFET switches with:

- R_{DSon} <Some mΩ in conduction
- R_{DSoff}> Some MegΩ at blockage

Where:

- R_{DSon} : source drain resistance during conduction
- R_{DSoff} : source drain resistance during blockage

The switching losses change as a function of the switching current, voltage and frequency. To separate these two types of losses, the same operating point, current and voltage is simulated for different frequencies. Measurements by simulation have shown that the variable part with frequency is a linear function, which makes it possible to define the switching energies as:

$$P_C = \mathrm{f}.E_{Sw} \quad (11)$$

Where:

f : is the switching frequency, the choice of its value is a compromise between the minimization of switching losses and the sizing of the converter, but generally the

value of f must be greater than 20 kHz. Figures 2and 3 represents the simulation results of a Boost converter. The simulation was carried out with the following parameters:

- Switch T = Transistor type MOSFET (IRF640)
- Inductance L = 200µH,
- grid resistance Rg = 20Ω,
- Input DC source V_{DC} = 12V,
- Load Resistance RL = 50 Ω.

We can immediately see the presence of peaks of large current during the closing phase (saturation of the transistor T), which can lead to the breakdown of the transistor, this probability increases with the switching frequency. We note from figure 3 the presence of peaks of energy dissipation by the transistor during the closing phase, this energy is dissipated in the form of Joule losses therefore, the evacuation of this energy by adequate dissipators is necessary.

4. Switching power losses

The measurement of switching powerloss is of great importance for the design of power electonics systems. A method described in [12], [13], [14] consists of taking, during the switching, the current passing through a switch and the voltage at his terminals, and use the product current voltage in order to find the switching energy losses.

The behavior of the system during blockage is significantly different from that of conduction. Therefore, it is wise to study each case separately in order to quantify the losses during conduction and during blockage. When implementing the *SAC* to the basic *DC-DC* Boost converter power losses in this improved converter are compared separately with those of the basic one. This is made, in order to observe the effectiveness of the improved booster during conduction *(T_{ON})* as well as during blockage *(T_{OFF})*.

4.1 Switching power losses during conduction

The nature of the commutations reults from the association of a MOSFET transistor and a diode, and from the speed of evolution of the current imposed by the MOSFET (Figure 2).

This operation results in switching losses [8], [13] when the MOSFET is saturated:

$$\begin{cases} P_{on} = mean(VDS.ID) \\ = F.\int_{T_{on}} VDS.ID\,dt \\ = F.E_{on} \end{cases} \quad (12)$$

$$E_{on} = P_{Total} - 5.[R_{DSon}(ID_{rms})^2] \quad (13)$$

$$ID_{rms} = \sqrt{F\int_{T_{on}} ID^2(t)dt} \quad (14)$$

Where:

P_{on}: Power dissipated by the MOSFET during the conduction phase

F : The switching frequency applied of the MOSFET

T_{on} : Rise time of the ID current to which the VDS fall time is added

E_{on}: Dissipated energy in the switch

P_{Total}: Total power required by the MOSFET

R_{DSon}: Source drain resistance during conduction

It is to note that peak power dissipation is emphasized by the *VDS* voltage delay to the command T_{ON} and the abrupt rising *ID* current if this delay is reduced peak power dissipation will be reduced considerably.

4.2 Switching power losses during blockage

The rapid deactivation of the MOSFET is a serious problem for anyone designing converters. One method described in [15], [16], [17] consists of using a very low gate resistance *Rg* in the control circuit, which allows rapid discharge of the input capacitor *Ciss* of the transistor, through the gate resistance.



Figure 3: Waveforms of the *ID* current, the *VDS* voltage and the dissipated power by the MOSFET during blockage

Consequently, a large impulse current IGS is observed and this can lead to a breakdown of the MOSFET, or to the destruction of the limited outgoing control circuit. Thus, the rapid deactivation of the MOSFET can be done by the application of a negative voltage, through a push-pull assembly, which allows a very rapid discharge of the input parasitic capacitance Ciss of the MOSFET [8], [18]. The push-pull assembly is built around two bipolar

transistors T1 and T2 as shown in figure 6, or two small signal MOSFET transistors. In this latter case it is advisable to choose a pair of transistors with very low RDS_{ON} because this will act as a short circuit for the capacitance Ciss during its discharge.
When bipolar transistors are used as push-pull driver T1 acts as the direct driver of the MOSFET gate during the positive phase of the PWM command pulse which must have a sufficient level to drive the MOSFET into saturation. Whereas in the null phase the of the PWM pulse T2 is polarized by the Ciss voltage at the gate and acts at the same time as its discharge circuit.

A faster discharge scheme is obtained when the collector of T2 is negatively polarized, but this has a drawback of using an additional negative supply in the system.

By following the same steps, we can calculate the power loss during blockage.

$$\begin{cases} P_{off} = mean(VDS.ID) \\ \quad = F.\int_{T_{off}} VDS.ID\,dt \\ \quad = F.E_{off} \end{cases} \quad (15)$$

$$E_{on} = P_{Total} - 5.[R_{DSon}(Is_{rms})^2] \quad (16)$$

$$ID_{rms} = \sqrt{F\int_{T_{off}} Is^2(t)dt} \quad (17)$$

Where:

R_{DSon} : Resistance drain source of the MOSFET during the conduction phase
F: The switching frequency applied of the MOSFET
T_{off} : Fall time of the *ID* current to which the *VDS* voltage is added
E_{off} : Energy dissipated in the switch
P_{Total} : Total power required by the MOSFET
Is : Output current
As shown in Figure 3, the peak power loss is due mainly to the current *ID* which is delayed relative to T_{OFF}. In order to reduce this loss it is best to have a rapid fall time of the current *ID*.

The power losses change as a function of the voltage, current and the switching frequency. To separate these two types of losses, i.e. conduction and switching losses, the same operating point, current and voltage is simulated for different frequencies. The measurements by simulation have shown that the variable part with frequency is a linear function, which makes it possible to define the switching losses as [12]:

$$\begin{cases} P_{SW} = P_{on} + P_{off} \\ \quad = f.(E_{on} + E_{off}) \end{cases} \quad (18)$$

Where:
F : is the switching frequency, the choice of its value is a compromise between the minimization of switching losses and the sizing of the converter, but generally, due to electromagnetic compatibility *(CE)* constraints [14], the value of *F* must be greater than 20kHz

5. Minimization of transistor switching losses

As we have seen in Figures 2 and Figure 3, the waveforms of the drain ID and the energy dissipated by the MOSFET have peaks. This phenomenon appears when the switching frequencies show natural resonances and especially when the load is inductive or capacitive. These peaks dangerously affect the MOSFET and there is a risk of its destruction at any time. Thus, using the switching assistance circuits to reduce the di/dt or dv/dt is the most adequate solution to remedy the problem. In order to reduce the loss of energy in switching of the MOSFET, we must slow down the rise of the *ID* current until the VDS voltage is negligible during the conduction phase and delay the rise of the *VDS* voltage until the *ID* current is zero during the blockage phase.



Figure 4: DC-DC Boost converter assisted in conduction and blockage (SAC Boost converter)

This is accomplished by the implementation of the Switching Aid Circuit in the circuit of the basic *DC-DC* Boost converter as will be detailed in the following sections.

5.1 Minimization of switching losses during conduction

For switching losses, the transition phases corresponding to the opening and closing of the component cannot be approached in the same way. Indeed, the use of different combinations of loss calculation approximation models, and approximations in the identification of parameters, lead us to large errors in the prediction of power losses. This can have a significant impact on the choice of components making

up the converter and on the approach to design objectives regarding energy efficiency and reliability.

Semiconductors are responsible for the majority of losses in a converter. The loss calculation mechanisms for these devices are not easy to implement because, as simple as their topology, they are inserted in a highly non-linear environment, so these losses depend on several parameters such as [15]:

- The converter topology
- The control mode (hard/soft switching)
- Input and output impedances
- The semiconductor family (MOSFET, bipolar, ..)
- The semiconductor technology used
- The control circuits
- The modulation method used
- EMC constraints (electromagnetic compatibility).
- Thermoelectric couplings.
- Mechanical constraints.

The switching losses are due to the conduction and blocking phases, since the current as well as the voltage must vary over a large range, to reach the magnitudes imposed by the sources between which the converter is inserted. To reduce the switching losses we must, during the closing phase of the MOSFET, slow the rise of the current ID until the voltage VDS is zero or negligible. This is obtained by inserting an additional inductor L1 between the main inductor L and the Drain of the MOSFET as shown in Figure 4. The inductance L1 behaves like a delay line whose value is calculated by:

$$L_1 < \frac{\alpha.T.r}{5} \quad (19)$$

Where:

r: internal resistance of inductor L1.

α: the duty cycle.

T: switching period.

In order to protect the MOSFET during blockage it is necessary to discharge inductor L1 during the phase of blockage. This is obtained by the insertion of a free-wheeling diode D1 and a limiting current resistor R1. This resistor should satisfy the relation:

$$5.\frac{L_1}{R_1+r} < (1-\alpha)T \quad (20)$$

The measurements made on the virtual prototype assisted at the blockage are given in Figure 5, on which we observe:

- The current peaks have become less important, where they go from 20A to 1A.
- The peaks of the energy dissipated by the MOSFET are reduced by a factor of 34 (passage from 520w to 15w).
- A reduction in Ton closing time by a factor of 6 (from 60ns to 10ns).

5.2 Minimization of transistor switching losses during blockage

To minimize the loss of energy during the blockage we connected a capacitor *C2* in parallel with the MOSFET as shown in Figure 4. This capacitor must maintain a voltage across the terminals *DS* of the MOSFET during the opening phase only; for this, we insert a resistor *R2* with capacitor *C2*; this resistance must be large in one direction which is when the MOSFET is blocked and this is the discharge phase through *R2* where, *D2* is blocked. This resistance must be small in order to permit a rapid charge of *C2* and this is when the MOSFET is conducting. During the charge phase *D2* is conducting and thus bypasses *R2*. It is to note that fast diodes should be implemented in the design otherwise the aid circuit may not function and heat may generate from the diode and could lead to its breakdown. In principle, these assisted switching do not generate energy losses. The capacitor C2 behaves like a delay line for the rise of the voltage VDS, the value of which is determined while respecting the following inequality:

$$5.R_2C_2 < (1-\alpha)T \quad (21)$$

Where:

- α: the duty cycle.
- T: switching period.

The resistor R2 serves to limit the discharge current of C2 through the MOSFET in a sense, so the diode D2 allows the rapid charging of C2 during the opening of T.

The simulation results are illustrated in Figure 5, in which we note a delay in the rise of the *VDS* voltage with a decrease in the *ID* current and the energy dissipated during the blockage phase.



Figure: 5 Waveforms of the *ID* current, the *VDS* voltage and the dissipated power by the MOSFET during conduction and blockage

6. Combination of assistance circuits in the Boost converter

Finally, and to minimize the loss of energy in switching, for the conduction and blockage phases, we have combined the aid to switching circuits for conduction and for blockage in order to obtain the circuit of Figure 6. The presented circuit is the assisted Boost converter that is practically realized. It is to note that, in practice the aid circuit for conduction implemented in the basic converter functions only during the conduction phase. Similarly, the aid circuit for blockage works only during the blockage phase. The independence of these aid circuits has been of great help during the simulation phase as well as during the practical implementation phase especially for the measurements.

7. Experimental results

In conventional switching converters, there is a switch to control, and in some cases, it is enough to adjust the duty cycle to adjust the output voltage without having to make any regulation. The control of the DC-DC Boost converter resembles in principle the control of conventional converters.

7.1 Realisation of prototypes

The experimental prototypes that we have realized are single-cell DC-DC converters; the first consists of a switching cell and a pair of transistors mounted in Push-Pull to adapt the control signal to the MOSFET transistor. The second is identical to the first to which is added a switching assistance circuit (SAC). The first step of the realization consists in determining the switching frequency which facilitates the implementation of the command and control of the conversion cell. The semiconductor power components are dimensioned to limit losses, which depend on switching times, and on the level of high frequency emissions. The choice of driver which allows the adjustment of switching times to act both on switching losses and on the level of emissions. The system must operate in a closed loop to regulate the output voltage. Once the architecture and dimensions of the filter have been defined, we are left with the type of regulation that is required which ensures high bandwidth and system stability in a closed loop.

The voltage across the shunt resistor R_{shunt} allows the ID current to be measured and to know if it is exceeded,

Since,

$$ID = \frac{V_{DS}}{R_{Shunt}} \qquad (22)$$

The measurement procedure automatically reviews the desired points in the current range. The measurement of the losses corresponding to a given urrent lasts only a few tens of milliseconds. The current points are successively made with a few seconds apart in order to calibrate the temperature of the heatsink.

The input and output currents and voltages of the two prototypes are measured and recorded. Each of these tests is performed with the same current and voltage conditions for different switching frequencies. Test data is used to calculate the overall loss of the converters.

The results of these tests are shown in Figure 6, where the power dissipated by the converters has been plotted, the first is assisted at switching while the second is unassisted. [6], [19].



Figure 6: Variation of the total power dissipated by the Prototypes as a function of the frequency.

We can see that the shapes of the curves, of the powers dissipated by the two converters, are almost linear. Thus, the total energy dissipated by the prototype is: E = 5W for the assisted converter and E = 11W for the non-assisted, that is to say at a switching frequency of 1MHz the assisted converter will dissipate an energy of 6W less than the unassisted converter and this represents 45% of the energy dissipated by the non-assisted converter.

7.2 Measurement of switching losses

The measurements of losses in the power switches are carried out using a method inspired by the method of "double pulse" [2] used generally for Thyristor switching. Two methods are used for this purpose.

The first one consists of applying a positive pulse to the gate of the blocked MOSFET until the VDS voltage is null then immediately the MOSFET is blocked again. The measured dissipated energy during this short time is mainly due to switching because the blockage energy is negligible [14].

The second consists of driving the MOSFET by a pulse whose width is equal to the sum of T_{on} and T_{off}. The measured dissipated energy during this short time is due

mainly to switching since the blockage energy is negligible [15]. It is to note however that both methods give the same results and that all the timings T_{ON}, T_{OFF} are taken from the simulation results shown in figure 2, figure 3 and figure 5.

However, there are some drawbacks to these method. On one hand, a current probe must be inserted in the switching mesh which increases the mesh inductance, the overvoltage and the losses themselves. On the other hand, the probe must be calibrated, compensated and have a very high bandwidth. Finally, if the integral of the VDS • ID product over a period of the system represents the dissipated energy, this product is over a more restricted and arbitrary interval.



Figure 7: Variation of the power dissipated by the MOSFETs as a function of the frequency.

We note that the shapes of the curves, of the powers dissipated by the MOSFET switches, are almost linear thus (Figure 7),

$$P_C = \mathrm{k}.f \qquad (23)$$

Where

Pc : is the power dissipated by the MOSFET Switch in the prototype.

K :is a constant value.

By comparison to equation (11) we can deduce that,

$$k = E_{SW} \qquad (24)$$

Thus, at a switching frequency of 1 MHz, in the non-assisted converter the MOSFET will dissipate a switching power of 10.62W, on the other hand, in the assisted converter the MOSFET will dissipate a switching power of 1.52W. This represents only 14% of the energy dissipated by the non-assisted converter.

In this case, it is seen that in the assisted converter a considerable reduction in size of the switch heatsink is obtained thus allowing a reduction in the volume and weight of the final design.

To measure the switching losses in the prototypes that we have produced, we used a method described in [19], [20], which consist of taking the voltage across a switch, and the current flowing through it during switching, it is possible to find the switching energies by integrating the product current voltage [21].

As mentioned earlier, the current measurement is derived from the voltage across a very small resistor incorporated between the source of the MOSFET and ground [22]. This resistor, (R_{shunt}) typically has a value on the order of 0.22 ohm.

However, this method requires the use of wide bandwidth, calibrated and compensated probes [18], [23], [24]. In addition, it is very intrusive, due to the addition of parasitic elements in the switching mesh. This can cause voltage overshoots and slowing down of the di/dt, dv/dt, when the values are not adequately chosen.

For low frequencies both prototypes have nearly the same efficiencies, this is due to the fact that rise and fall times of the MOSFET are negligible compared to the pulse command duration. Whereas, at higher frequencies they could be a fraction of that pulse. In addition, one of the main goals of this design is that high frequency Boost converter use smaller components (especially inductors) and this would lead to compact designs with higher efficiency.

8. Command and control

To cope with fluctuations in operating conditions and variations in the electrical load, the control of our DC-DC step-up converter must be checked and corrected in real time. Real-time feedback is necessary to compensate for energy losses and variations in input voltage and load, plus compensation for losses due to temperature changes in semiconductors.

8.1 The command signal

The PWM command signal to be applied to the gate of the MOSFET through the push-pull driver must meet the conditions of amplitude and frequency:

- The PWM pulse must have a sufficient amplitude to drive the MOSFET into saturation through transistor T1 which must be saturated as well. In the case where T1 is not saturated the MOSFET switch may not saturate as well (conduction mode) and this could lead to its destruction at higher currents Figure 8.
- The width of the pulse must be large enough especially at higher frequencies, in order to avoid overlapping of the front edge of the pulse with the rise time of the switch defined by the manufacturer.

8.2 The Controller

The control algorithms described in this section correspond to steady state operation. Two control techniques have been developed:

8.2.1 Classic control (PWM)

In this part we applied a PWM command to our switching cell. The control signal has a duty cycle α. The voltage delivered by the switching cell is a contained voltage with a value very close to the one indicated by equations (8) and (9).
This algorithm is characterized by:

- Convergence time is variable
- Convergence time proportional to the preset voltage value
- No overshoot of the output voltage Vs



Figure 8: Schematic of the DC-DC Boost converter with its switching assistance circuit and its push-pull driver

8.2.2 proposed control

This algorithm is deduced from the method of numerical resolution of linear equitation's known by the ichotomy algorithm [24]:
This algorithm is characterized by:

- Short convergence time
- Convergence time does not depend on the preset voltage value
- Presence of excess voltage Vs (overvoltage)

9. Conclusions

This work is dedicated to determining the switching losses of power MOSFETs in order to minimize them. These losses were simulated by OrCAD-Pspice simulator. These simulations allowed us to mathematically model the switching losses of semiconductors with a specified switching mesh. The sensitivity of the model for certain parameters has been verified with waveforms described in the literature. Oscillations at the beginning and at the end of the commutations were observed.

These oscillations modify the waveforms, but they do not generate significant losses. The study of the parasitic elements studied here allowed us to draw some fundamental conclusions: An increase in the negative gate voltage has a negative impact on the overshooting of the *VDS* voltage during the blocking of the Transistor. However, this voltage also increases the driver's noise immunity, thus avoiding unwanted reboot of the component.

It is clear from the experimental results that, the *SAC* Boost converter performs better than the basic converter in all the frequencies above 100 KHz, while both converters have the same efficiency below 100 kHz. Because of the high frequency, the *SAC* converter is designed with reduced size and weight components thus allowing compact designs with minimum thermal relief and hence higher efficiency.

10. Bibliographic References

[1] RĄBKOWSKI J., PEFTITSIS D., NEE H.-P., « Parallel-Operation of Discrete SiC BJTs in a 6-kW/250-kHz DC/DC Boost Converter », *IEEE Trans. on Power Electron.*, 2014, Vol. 29, No. 5, 2482–2491.

[2] LI X., ZHANG L., GUO S., LEI Y., HUANG A.Q., ZHANG B., « Understanding switching losses in SiC MOSFET: Toward lossless switching », *Wide Bandgap Power Devices and Applications (WiPDA)*, IEEE 3rd Workshop, Blacksburg, 2015, 257–262.

[3] JIZHEN FU, ZHILIANG ZHANG, YAN-FEI LIU, and PARESH C. SEN; « MOSFET Switching Loss Model and Optimal Design of a Current Source Driver Considering the Current Diversion Problem » *IEEE TRANSACTIONS ON POWER ELECTRONICS*, VOL. 27, NO. 2, FEBRUARY 2012.

[4] PIOTR GRZEJSZCZAK, ROMAN BARLIK; « The description of turn-off process and evaluation of switching power losses in the ultra-fast power MOSFET » *POWER ELECTRONICS AND DRIVES* Vol. 1(36), No. 1, 2016 DOI: 10.5277/PED160104.

[5] DANIEL CHRISTEN, J¨URGEN BIELA; « Analytical Switching Loss Modelling based on Datasheet Parameters for MOSFETs in a Half-Bridge » *IEEE Transactions on Power Electronics* 2018 DOI 10.1109/TPEL.2018.2851068

[6] HUGHES B. et al., « Normally-off GaN switching 400V in 1.4ns using an ultra-low resistance and inductance gate drive », *Wide Bandgap Power Devices and Applications (WiPDA)*, IEEE Workshop, Columbus, 2013, 76–79.

[7] ZHANG Z., WANG F., TOLBERT L.M., BLALOCK B.J., COSTINETT D.J., « Active gate driver for fast switching and cross-talk suppression of SiC devices in a phase-leg configuration », *Applied Power Electronics Conference and Exposition (APEC)*, IEEE, Charlotte, 2015, 774–781.

[8] Siddhartha Behera, Brijesh Kumar, Rabindra Kumar Behera, "Minimization of Input Ripple Current for Soft-Switching Buck-Boost Converter," *International Journal of Engineering and Advanced Technology (IJEAT)* ISSN: 2249 – 8958, Volume-9 Issue-2, December, 2019.

[9] N Rai, Nikhil Gupta, Prashant Bansal, "Design and Analysis of DC-DC Boost Converter," *International journal of advanced research and innovation*, Volume 4 Issue 3 (2016) 499-502, ISSN 2347-3258.

[10] K. AMMOUS, B. ALLARD, O. BREVET, H. OMARI, D. BERGOGNE, D. LIGOT, R. EHLINGER, H. MOREL, A. AMMOUS et F. SELLAMI, «Error in estimation of power switching losses based on electrical measurements, » *Power Electronics Specialists Conference*, 2000. PESC 00. 2000 IEEE 31st Annual, vol. 1, pp. 286,291, 2000.

[11] C. XIAO, G. CHEN et W. ODENDAAL, «Overview of Power Loss Measurement Techniques in Power Electronics Systems, » *Industry Applications, IEEE Transactions on*, vol. 43, n° 13, pp. 657,664, June 2007.
[12] Y. SHEN, Y. XIONG, J. JIANG, Y. DENG, X. HE et Z. ZENG, «Switching Loss Analysis and Modeling of Power Semiconductor Devices Base on an Automatic Measurement System, » *Industrial Electronics*, 2006 IEEE International Symposium on,, vol. 2, pp. 853,858, July 2006.
[13] S. Munk-Nielsen, F. Blaabjerg et J. Pedersen, «An advanced measurement system for verification of models and datasheets, » *Computers in Power Electronics*, 1994., IEEE 4th Workshop on, pp. 209,214, Aug 1994.
[14] YaliXiong, Shan Sun, Hongwei Jia, Patrick Shea, and Z. John Shen, «New Physical Insights on Power MOSFET Switching Losses» *IEEE TRANSACTIONS ON POWER ELECTRONICS*, VOL. 24, NO. 2, FEBRUARY 2009.
[15] B. Agrawal, M. Preindl, B. Bilgin, and A. Emadi, "Estimating Switching Losses for SiC MOSFET swith Non-Flat Miller Plateau Region," *IEEE Applied Power Electronics Conference and Exposition*, 2017.
[16] C. Xiao, G. Chen et W. Odendaal, «Overview of Power Loss Measurement Techniques in Power Electronics Systems, » *Industry Applications, IEEE Transactions on*, vol. 43, n° 13, pp. 657,664, June 2007.
[17] V. Kumar, S. Reddy et G. Narayanan, «Measurement of IGBT switching characteristics and loss using coaxial current transformer, » *Power Electronics (IICPE), 2012 IEEE 5th India International Conference on*, pp. 1,6, Dec. 2012.
[18] K. Ammous, B. Allard, O. Brevet, H. Omari, D. Bergogne, D. Ligot, R. Ehlinger, H. Morel, A. Ammous et F. Sellami, «Error in estimation of power switching losses based on electrical measurements, » *Power Electronics Specialists Conference*, 2000. PESC 00. 2000 IEEE 31st Annual, vol. 1, pp. 286,291, 2000.
[19] E. A. Jones, F. Wang, D. Costinett, Z. Zhang, and B. Guo, "Temperature-dependent turn-on loss analysis for GaN HFETs," *IEEE Applied Power Electronics Conference and Exposition*, 2016.
[20] H.Lee and J.J.Yun, "Quasi-Resonant voltage doubler with snubber capacitor for Boost half-bridge dc-dc converter in photovoltaic inverter," *IEEE Transactions on Power Electronics*, vol.34, no.9, pp. 8377-8388, Sept-2019.
[21] S.S.Dobakhshri, J.Milimonfared, M.Taheri and H.Moradisizkoohi., "A quasi-resonant current-fed converter with minimum switching losses," *IEEE Transactions on Power Electronics*, vol.32, no.1, pp. 353-362, Jan-2017.
[22] B.A.Martinez-Trevino et.al., "Nonlinear control of output voltage regulation of a Boost converter with a constant power load," *IEEE Transactions on Power Electronics*, vol.34, no.11, pp. 10381-10385, Nov-2019.
[23] P. Xuewei et A. Rathore, «Naturally Clamped Zero-Current Commutated SoftSwitching Current-Fed Push-Pull DC/DC Converter: Analysis, Design, and Experimental Results,»*Power Electronics IEEE Transactions on*, vol. 30, n° 13, pp. 1318,1327, March 2015.
[24] Siddhartha Behera, Brijesh Kumar, Rabindra Kumar Behera, "Minimization of Input Ripple Current for Soft-Switching Buck-Boost Converter," International Journal of Engineering and Advanced Technology (IJEAT) ISSN: 2249 – 8958, Volume-9 Issue-2, December, 2019.

Funding Sources

This work was supported by the Laboratory of Electrical Engineering (Labget), University Larbi Tebessi, Tebessa, Algeria.

Authors' Biographies

Azzeddine GATTALwas born in Tebessa, Algeria. He received a B.Sc. degree and Magister degrees from the University of Annaba, Algeria, in 1994.He is currently preparing a PHD degree at the university of skikda. His areas of interest are the commandand control of electronic converters intended for electrical energy conversion.

Corresponding-address:a.gattal@gmail.com

Youcef SOUFI was born in Tebessa, Algeria.Hereceived a B.Sc. degreeandDoctoratedegreesfromthe University of Annaba, Algeria, in 1991 and 2012 respectively and a Magister degreein 1997 in Electrical Engineering fromTebessa University, Algeria. Currently, he isa Professor in thedepartmentofElectrical Engineering, Faculty of Sciences and Technology, Larbi Tebessi University, Tebessa,Algeria.His research interests include: electrical machines control, diagnostics, wind and solarenergy,power electronics and drives applied to renewable and sustainable energy.

Corresponding-address: y_soufi@yahoo.fr

Abderrazak Lachouri, was born in Skikda, (Algeria) in 1968. He obtained a diploma of engineer in Electrical Engineering from Setif University on June 1992, a Magister degree in control in 1995 and a Doctorate thesis on control in 2006 from Annaba University (Algeria). He was an assistant professor in Boumerdes University (1995-2002). Currently, he is a Professor in University of 20 August 1955, Skikda, Algeria. He has 22 years of teaching experience. His research interests in Power electronics, control systems, renewable energy and diagnostic.

Corresponding-address: alachouri@yahoo.fr

Mahmoud Maamriborn in Tebessa, Algeria. He received a B.SC degree from Annaba university, Algeria in 1985, and a Ph. D degree in robotics and image processing from Reading university, UK in 1991. Currently a lecturer at the department of electrical engineering, faculty of science and technology, university of Tebessa.His major research fields include stepper motor diagnostics, electronic circuits design, power electronics and solar energy.

Corresponding-address: mmaamri@gmail.com